DIALOG(R)File 352:Derwent WPI

(c) 2003 Thomson Derwent. All rts. reserv.

WPI Acc No: 2002-215510/200227

XRPX Acc No: N02-165068

Electronic device e.g. LCD has reset transistors whose source and drain are electrically connected to several gate signal lines and gate electrode of EL driver transistor, respectively

Patent Assignee: SEMICONDUCTOR ENERGY LAB (SEME ); KIMURA H (KIMU-I)

Inventor: KIMURA H

Number of Countries: 003 Number of Patents: 004

Patent Family:

Patent No Kind Date Applicat No Kind Date Week US 20010035863 A1 20011101 US 2001841098 Α 20010425 200227 B JP 2002014653 A 20020118 JP 2001125754 20010424 200227 KR 2001098894 A 20011108 KR 200122589 A 20010426 200227 B2 20030826 US 2001841098 A US 6611108 20010425 200357

Priority Applications (No Type Date): JP 2000125993 A 20000426

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

Abstract (Basic): US 20010035863 A1

NOVELTY - A source and drain region of a reset transistor are electrically connected to several gate signal lines and gate electrode of EL driver transistor. The source and drain region of EL driver transistor are connected to electric supply line and to an electrode of EL element. A storage capacitor is connected to electric current supply line and gate electrode of EL driver transistor.

 $\label{eq:decomposition} \textbf{DETAILED DESCRIPTION-An INDEPENDENT CLAIM} \ \ \textbf{is also included for electronic device driving method.}$ 

USE - Electronic devices e.g. video camera, digital camera, head mounted display, navigation system, sound reproduction system such as car audio stereo, audio set, notebook personal computer, game apparatus, portable terminal such as mobile computer, portable telephone, portable game machine and digital versatile disk player.

ADVANTAGE - The display of images are performed efficiently by driving the reset and EL driver transistors.

DESCRIPTION OF DRAWING(S) — The figure shows the circuit diagram of electronic device.

pp; 42 DwgNo 1A/21

Title Terms: ELECTRONIC; DEVICE; LCD; RESET; TRANSISTOR; SOURCE; DRAIN;

ELECTRIC; CONNECT; GATE; SIGNAL; LINE; GATE; ELECTRODE;

ELECTROLUMINESCENT; DRIVE; TRANSISTOR; RESPECTIVE

Derwent Class: P85; T01; T04; U14; W01

International Patent Class (Main): G09G-003/28; G09G-003/30; G09G-005/00

International Patent Class (Additional): G09F-009/30; G09G-003/20;

H05B-033/14

File Segment: EPI; EngPI

DIALOG(R) File 347: JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

ELECTRONIC DEVICE AND ITS DRIVING METHOD

PUB. NO.: 2002-014653 [JP 2002014653 A]

PUBLISHED: January 18, 2002 (20020118)

INVENTOR(s): KIMURA HAJIME

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD APPL. NO.: 2001-125754 [JP 20011125754]

FILED: April 24, 2001 (20010424)

PRIORITY: 2000-125993 [JP 2000125993], JP (Japan), April 26, 2000

(20000426)

INTL CLASS: G09G-003/30; G09F-009/30; G09G-003/20; H05B-033/14

#### **ABSTRACT**

PROBLEM TO BE SOLVED: To provide a pixel capable of displaying a picture (video) normally even when an electronic device has a sustenance period shorter than an address period in a driving system in which a digital gray level and a time gray level are combined and a pixel whose operation can be compensated by changing the potential of a signal line even when a transistor for driving an EL (electroluminescence) has become 'normally on' due to its degradation.

SOLUTION: The source region and the drain region of a TFT for erase 105 are connected respectively to a current supplying line 108 and a gate signal line 106. By this structure, the voltage between the gate and the source of a TFT 102 for driving the EL is enabled to be changed so that the TFT 102 becomes a non-conduction state surely by changing the potential of the gate signal line 106 even when the TFT 102 becomes 'normally on' by the shift of its threshold.

COPYRIGHT: (C) 2002, JPO

#### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11) 許出版公開 号 特開2002-14653 (P2002-14653A)

(43)公開日 平成14年1月18日(2002.1.18)

(51) Int.Cl.'		識別記号		ΡI				Ť	マコード(参考)
G09G	3/30			G 0 9	G	3/30		J	3 K O O 7
G09F	9/30	338		G 0 9	F	9/30		338	5 C O 8 O
		365						365Z	5 C O 9 4
G 0 9 G	3/20	624		G 0 9	G	3/20		624B	
		641						641C	
			審査請求	未請求	前求	質の数24	OL	(全 28 頁)	最終質に続く
								<del></del>	

(21)出顧書号 特觀2001-125754(P2001-125754)

(22)出版日 平成13年4月24日(2001.4.24)

(31)優先権主張番号 特蔵2000-125993 (P2000-125993) (32)優先日 平成12年4月26日(2000.4.26)

(33)優先権主張国 日本(JP)

(71)出職人 000153878

株式会社半導体エネルギー研究所 神奈川県厚木市長谷398番地

(72) 発明者 木村 華

神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Fターム(参考) 3K007 AB04 AB13 BA06 BB01 BB02 BB05 BB06 CA01 CA04 CA05

DA00 DB03 EB00 FA01 FA02 50080 AA06 BB05 DD26 EE29 FF11 JJ02 JJ03 JJ04 JJ06


50094 AA53 BA03 BA27 CA19 EA04


## (54) 【発明の名称】 電子装置およびその駆動方法

### (57)【要約】

【課題】 デジタル階調と時間階調とを組み合わせた駆動方法において、アドレス期間よりも短いサステイン期間を有する場合にも正常に画像(映像)の表示が可能であり、EL駆動用トランジスタが、劣化によりノーマリーオンとなった場合にも、信号線の電位を変えて動作を補償することの出来る画素を提供することを課題とする。

【解決手段】 消去用TFT105のソース領域とドレイン領域とは、一方は電流供給線108に接続され、残る一方はゲート信号線106に接続されている。この構造により、EL駆動用TFT102のしきい値のシフトにより、ノーマリーオンとなった場合にも、ゲート信号線106の電位を変えることで、EL駆動用TFT102のゲート・ソース間電圧を変えることを可能とする。





#### 【特許請求の範囲】

【請求項1】ソース信号線側駆動回路と、ゲート信号線 側駆動回路と、リセット信号線側駆動回路と、画素部と を有し、

前記画素部は、複数のソース信号線と、複数のゲート信 号線と、複数の電流供給線と、複数のリセット信号線 と、複数の画素とを有し、

前記複数の画素はそれぞれ、スイッチング用トランジス タと、エレクトロルミネッセンス駆動用トランジスタ と、リセット用トランジスタと、保持容量と、エレクト 10 間Ta。,₁の開始までの期間に非表示期間を有すること ロルミネッセンス素子とを有し、

前記スイッチング用トランジスタのゲート電極は、前記 複数のゲート信号線のうちいずれか1本と電気的に接続

前記スイッチング用トランジスタのソース領域とドレイ ン領域とは、一方はソース信号線と電気的に接続され、 残る一方は前記エレクトロルミネッセンス駆動用トラン ジスタのゲート電極と電気的に接続され、

前記リセット用トランジスタのゲート電極は、リセット 信号線と電気的に接続され、

前記リセット用トランジスタのソース領域とドレイン領 域とは、一方は前記複数のゲート信号線のうちいずれか 1本と電気的に接続され、残る一方は前記エレクトロル ミネッセンス駆動用トランジスタのゲート電極と電気的 に接続され、

前記保持容量は、一方の電極は電流供給線と電気的に接 続され、残る一方の電極は、前記エレクトロルミネッセ ンス駆動用トランジスタのゲート電極と電気的に接続さ

ース領域とドレイン領域とは、一方は電流供給線と電気 的に接続され、残る一方はエレクトロルミネッセンス素 子の一方の電極と電気的に接続されていることを特徴と する電子装置。

【請求項2】請求項1に記載の電子装置において、 前記エレクトロルミネッセンス駆動用トランジスタのソ ース領域もしくはドレイン領域と、エレクトロルミネッ センス素子の陽極とが電気的に接続されているときは、 前記スイッチング用トランジスタの極性にはPチャネル 型を用い

前記エレクトロルミネッセンス駆動用トランジスタのソ ース領域もしくはドレイン領域と、エレクトロルミネッ センス素子の陰極とが電気的に接続されているときは、 前記スイッチング用トランジスタの極性にはNチャネル 型を用いることを特徴とする電子装置。

【請求項3】1フレーム期間はn個のサブフレーム期間 SF1、SF2、・・・、SF。を有し、

前記 n 個のサブフレーム期間はそれぞれアドレス (書き 込み) 期間Ta」、Ta」、・・・、Ta」と、サステイ ン(点灯)期間Tsュ、Tsュ、・・・Ts゚とを有し、 前記 n 個のサブフレーム期間のうち少なくとも 1 個のサ ブフレーム期間において、前記アドレス(書き込み)期 間と前記サステイン(点灯)期間が重複している期間を 有し、

サブフレーム期間SF。(1≦m≤n)でのアドレス (書き込み) 期間Ta゚と、サブフレーム期間SF。..,で のアドレス (書き込み) 期間Ta...とが重複する場合 に、前記サブフレーム期間SF。でのサステイン(点 灯) 期間SF。の終了後、前記アドレス (書き込み) 期 を特徴とする電子装置の駆動方法。

【請求項4】1フレーム期間はn個のサブフレーム期間 SF<sub>1</sub>、SF<sub>2</sub>、・・・、SF<sub>n</sub>を有し、

前記n個のサブフレーム期間はそれぞれアドレス(書き 込み) 期間Ta,、Ta,、・・・、Ta,と、サステイ ン(点灯)期間Ts1、Ts2、・・・Ts, とを有し、 前記 n 個のサブフレーム期間のうち少なくとも1 個のサ ブフレーム期間において、前記アドレス (書き込み) 期 間と前記サステイン(点灯)期間が重複している期間を 20 有し、

j(0<j)フレーム目のサブフレーム期間SF。での アドレス (書き込み) 期間Ta゚と、j+1フレーム目 のサブフレーム期間SF,でのアドレス(書き込み)期 間Ta₁とが重複する場合に、jフレーム目のサブフレ ーム期間SF。でのサステイン(点灯)期間SF。の終了 後、前記j+1フレーム目のサブフレーム期間SF,で のアドレス (書き込み) 期間Ta,の開始までの期間に 非表示期間を有することを特徴とする電子装置の駆動方

前記エレクトロルミネッセンス駆動用トランジスタのソ 30 【請求項5】1フレーム期間はn個のサブフレーム期間 SF1、SF2、・・・、SFaを有し、

> 前記n個のサブフレーム期間はそれぞれアドレス(書き 込み) 期間Ta<sub>1</sub>、Ta<sub>2</sub>、・・・、Ta<sub>n</sub>と、サステイ ン(点灯)期間Ts,、Ts,、・・・Ts,とを有し、 あるサブフレーム期間SF、(1≤k≤n)において、 アドレス(書き込み)期間の長さをtax、サステイン (点灯) 期間の長さを t s 、 1 ゲート信号線選択期間 の長さをtg(tax、tsx、tg>0)として、ta ,>ts,+tgが成立するとき、

40 SF<sub>\*</sub>の有する非表示期間の長さをtr<sub>\*</sub>(tr<sub>\*</sub>>0) とすると、

常に、tr.≥ta.-(ts.+tg)が成立すること を特徴とする電子装置の駆動方法。

【請求項6】請求項3乃至請求項5のいずれか1項に記 載の電子装置の駆動方法において、

前記非表示期間においては、リセット信号線駆動回路か らの信号が入力され、リセット用トランジスタが導通す ることによって、前記エレクトロルミネッセンス駆動用 トランジスタが非導通状態となり、

50 前記リセット用トランジスタが非導通状態に戻った後

も、次にソース信号線からの信号の書き込みが行われる までの間、前記エレクトロルミネッセンス駆動用トラン ジスタのゲート電圧が、前記保持容量によって保持され ることを特徴とする電子装置の駆動方法。

【請求項7】請求項3乃至請求項6のいずれか1項に記 載の電子装置の駆動方法において、

前記非表示期間中は、画像信号に関わらずエレクトロル ミネッセンス素子が消灯することを特徴とする電子装置 の駆動方法。

載の電子装置の駆動方法において、

前記非表示期間における、前記エレクトロルミネッセン ス駆動用トランジスタのゲート電圧は、

電流供給線の電位と、非選択状態にあるゲート信号線の 電位との差によって決定されることを特徴とする電子装 置の駆動方法。

【請求項9】請求項3乃至請求項8のいずれか1項に記 載の電子装置の駆動方法において、

前記エレクトロルミネッセンス駆動用トランジスタの極 性がNチャネル型である場合には、

前記非選択状態にあるゲート信号線には、前記電流供給 線の電位に対し、前記エレクトロルミネッセンス駆動用 トランジスタのしきい値電圧よりも低い電位が入力され ることを特徴とする電子装置の駆動方法。

【請求項10】請求項3乃至請求項8のいずれか1項に 記載の電子装置の駆動方法において、

前記エレクトロルミネッセンス駆動用トランジスタの極 性がPチャネル型である場合には、

前記非選択状態にあるゲート信号線には、前記電流供給 トランジスタのしきい値電圧よりも高い電位が入力され ることを特徴とする電子装置の駆動方法。

【請求項】1】請求項1もしくは請求項2に記載の電子 装置を用いることを特徴とするエレクトロルミネッセン スディスプレイ。

【請求項12】請求項1もしくは請求項2に記載の電子 装置を用いることを特徴とするビデオカメラ。

【請求項13】請求項1もしくは請求項2に記載の電子 装置を用いることを特徴とするヘッドマウントディスプ レイ、

【請求項14】請求項1もしくは請求項2に記載の電子 装置を用いることを特徴とするDVDプレーヤー。

【請求項15】請求項1もしくは請求項2に記載の電子 装置を用いることを特徴とするパーソナルコンピュー

【請求項16】請求項16しくは請求項2に記載の電子 装置を用いることを特徴とする携帯電話。

【請求項17】請求項1もしくは請求項2に記載の電子 装置を用いることを特徴とするカーオーディオ。

に記載の電子装置の駆動方法を用いることを特徴とする エレクトロルミネッセンスディスプレイ。

【請求項19】請求項3乃至請求項10のいずれか1項 に記載の電子装置の駆動方法を用いることを特徴とする ビデオカメラ。

【請求項20】請求項3乃至請求項10のいずれか1項 に記載の電子装置の駆動方法を用いることを特徴とする ヘッドマウントディスプレイ。

【請求項21】請求項3乃至請求項10のいずれか1項 【請求項8】請求項3乃至請求項7のいずれか1項に記 10 に記載の電子装置の駆動方法を用いることを特徴とする DVDプレーヤー。

> 【請求項22】請求項3乃至請求項10のいずれか1項 に記載の電子装置の駆動方法を用いることを特徴とする パーソナルコンピュータ。

> 【請求項23】請求項3乃至請求項10のいずれか1項 に記載の電子装置の駆動方法を用いることを特徴とする 推带雷跃。

【請求項24】請求項3乃至請求項10のいずれか1項 に記載の電子装置の駆動方法を用いることを特徴とする 20 カーオーディオ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電子装置の構成に 関する。本発明は、特に、絶縁体上に作成される薄膜ト ランジスタ (TFT) を有するアクティブマトリクス型 電子装置およびアクティブマトリクス型電子装置の駆動 方法に関する。

[0002]

【従来の技術】近年、LCD(液晶ディスプレイ)に替 線の電位に対し、前記エレクトロルミネッセンス駆動用 30 わるフラットパネルディスプレイとして、エレクトロル ミネッセンス素子(以下、Eし素子と表記する)ELデ ィスプレイが注目を集めており、活発な研究が行われて いる。

> 【0003】LCDには、駆動方式として大きく分けて 2つのタイプがあった。1つは、STN-LCDなどに 用いられているパッシブマトリクス型であり、もう1つ は、TFT-LCDなどに用いられているアクティブマ トリクス型であった。ELディスプレイにおいても、同 様に、大きく分けて2種類の駆動方式がある。1つはパ 40 ッシブマトリクス型、もう1つがアクティブマトリクス 型である。

【0004】パッシブマトリクス型の場合は、EL素子 の上部と下部とに、電極となる配線が配置されている。 そして、その配線に電圧を順に加えて、EL素子に電流 を流すことによって点灯させている。一方、アクティブ マトリクス型の場合は、各画素にTFTを有し、各画素 内で信号を保持出来るようになっている。

【0005】ELディスプレイに用いられているアクテ ィブマトリクス型電子装置の構成例を図13に示す。図 【請求項18】請求項3乃至請求項10のいずれか1項 50 13(A)は全体回路構成図であり、基板1350の中 央に画素部1353を有している。画素部の左右には、 ゲート信号線を制御するためのゲート信号線側駆動回路 1352が配置されている。ゲート信号線駆動回路は、 画素部の左右いずれかの片側配置としても構わないが、 回路動作の信頼性および効率等を考慮すると、図13 (A) に示すように、両側配置とするのが望ましい。画 素部の上側には、ソース信号線を制御するためのソース 信号線側駆動回路1351が配置されている。1画素の 拡大図を図13(B)に示す。図13(B)において、 1301は、画素に信号を書き込む時のスイッチング素 10 子として機能するTFT(以下、スイッチング用TFT という) である。1302はEし素子1303に供給す る電流を制御するための素子(電流制御素子)として機 能するエレクトロルミネッセンス駆動用TFT(以下、 EL駆動用TFTと表記する) である。図13(B)で は、EL素子1303の陽極と電流供給線1307との 間に配置されている。別の構成方法として、EL素子1 303の陰極と陰極電極1308との間に配置したりす ることも可能である。しかし、TFTの動作としてソー ス接地が良いこと、EL素子1303の製造上の制約な 20 どから、EL駆動用TFT1302にはPチャネル型を 用い、EL素子1303の陽極と電流供給線1307と の間に配置する方式が一般的であり、多く採用されてい る。1304は、ソース信号線1306から入力される 信号(電圧)を保持するための保持容量である。図13 (B)での保持容量1304の一方の端子は、電流供給 線1307に接続されているが、専用の配線を用いると ともある。スイッチング用TFT1301のゲート電極 は、ゲート信号線1305に、ソース領域は、ソース信 号線1306に接続されている。また、EL駆動用TF 30 T1302のドレイン領域はEL素子1303の陽極1 309に、ソース領域は電流供給線1307に接続され ている。

【0006】EL素子は、エレクトロルミネッセンス (Electro Luminescence:電場を加えることで発生する ルミネッセンス)が得られる有機化合物を含む層(以 下、EL層と記す)と、陽極と、陰極とを有する。有機 化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とがあるが、本発 40 明はどちらの発光を用いた電子装置にも適用可能であ

【0007】なお、本明細書では、陽極と陰極の間に設けられた全ての層をEL層と定義する。EL層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的にEL素子は、陽極/発光層/陰極が順に積層された構造を有しており、この構造に加えて、陽極/正孔注入層/発光層/陰極等の順に積層した構造を有していることもある。

【0008】また、本明細 中では、陽極、EL層及び 陰極で形成される素子をEL素子と呼ぶ。

【0009】次に、同図13を参照して、アクティブマトリクス型電子装置の回路の動作について説明する。まず、ゲート信号線1305が選択されると、スイッチング用TFT1301のゲート電極に電圧が印加され、スイッチング用TFT1301が導通状態になる。すると、ソース信号線1306の信号(電圧)が保持容量1304の電圧は、EL駆動用TFT1302のゲート・ソース間電圧Vesとなるため、保持容量1304の電圧に応じた電流がEL駆動用TFT1302とEL素子1303に流れる。その結果、EL素子1303が点灯する。

【0010】EL素子1303の輝度、つまりEL素子1303を流れる電流量は、EL駆動用TFT1302のV。よによって制御出来る。V。は、保持容量1304の電圧であり、それはソース信号線1306に入力される信号(電圧)である。つまり、ソース信号線1306に入力される信号(電圧)を制御することによって、EL素子1303の輝度を制御する。最後に、ゲート信号線1305を非選択状態にして、スイッチング用TFT1301のゲートを閉じ、スイッチング用TFT1301のゲートを閉じ、スイッチング用TFT1301のゲートを閉じ、スイッチング用TFT1301のゲートを閉じ、スイッチング用TFT1301のゲートを閉じ、スイッチング用TFT1301のゲートを閉じ、スイッチング用TFT1301のゲートを閉じ、スイッチング用TFT1301のゲートを閉じ、スイッチング用TFT1301のゲートを閉じ、スイッチング用TFT1301のゲートを閉じ、スイッチング用TFT1301のゲートを閉じ、スイッチング用TFT1301のゲートを閉じ、スイッチング用TFT1301のゲートを開きまた。そのまま保持され、V。よに応じた電流が、EL駆動用TFT1302を経由してEL素子1303に流れ続ける。

【0011】以上の内容に関しては、SID99 Digest: P 372: "Current Status and futureof Light-Emitting Polymer Display Driven by Poly-Si TFT"、ASIA DISP LAY98: P217: "High Resolution Light Emitting Polymer Display Driven by Low Temperature Polysilicon Thin Film Transistor with Integrated Driver"、Euro Display99 Late News: P27: "3.8 Green OLED with Low TemperaturePoly-Si TFT" などに報告されている

【0012】ところで、ELディスプレイの階調表現の方法には、アナログ階調方式とデジタル階調方式とがある。前者のアナログ階調方式の場合、EL駆動用TFT 1302のV。、を変化させて、EL素子1303に流れる電流を制御し、アナログ的に輝度を変化させる方法である。対して、後者のデジタル階調方式では、EL駆動用TFTのゲート・ソース間電圧は、EL素子1303に全く電流が流れない範囲(点灯開始電圧以下)か、あるいは最大電流が流れる範囲(輝度飽和電圧以上)の2段階でのみ動作する。すなわちEL素子1303は、点灯状態と消灯状態のみをとる。

【0013】ELディスプレイにおいては、TFTのし きい値等の特性のばらつきが表示に影響しにくいデジタ 50 ル階調方式が主に用いられる。しかし、デジタル階調方 式の場合、そのままでは点灯、消灯の2階調表示しか出 来ないため、別の方式と組み合わせて、多階調化を図る 技術が複数提案されている。

【0014】そのうちの1つは、面積階調方式とデジタ ル階調方式を組み合わせる方式である。面積階調方式と は、点灯している部分の面積を制御して、階調を出す方 式である。つまり、1つの画素を複数のサブ画素に分割 し、点灯しているサブ画業の数や面積を制御して、階調 を表現している。

【0015】図14は、面積階調方式による階調表現を 10 行うための画素の構成例である。図14(A)におい て、点線枠1400にて囲まれた範囲が1画素分の回路 である。 拡大図を図14(B) に示している。 1401 は第1のスイッチング用TFT、1402は第2のスイ ッチング用TFT、1403は第1のEL駆動用TF T、1404は第2のEL駆動用TFT、1405は第 1のEL素子、1406は第2のEL素子、1407は 第3のEL素子、1408は第1の保持容量、1409 は第2の保持容量、1410はゲート信号線、1411 は第1のソース信号線、1412は第2のソース信号 線、1413は電流供給線である。

【0016】階調表現の方法としては、まずゲート信号 線1410が選択されることで、第1のスイッチング用 TFT1401、第2のスイッチング用TFT1402 が導通状態となる。ソース信号線に信号が入力されてい ないときは、いずれのEL素子も点灯しない(階調 0)。第1のソース信号線1411に信号が入力される と、第1のスイッチング用TFT1401を経由して、 第1のEL駆動用TFT1403が導通状態となり、第 のとき、第2のソース信号線1412には信号は入力さ れておらず、第2のEL素子1406、第3のEL素子 1407は消灯状態である(階調1)。次に、第2のソ ース信号線1412に信号が入力されると、第2のスイ ッチング用TFT1402を経由して、第2のEL駆動 用TFT1404が導通状態となり、第2のEL素子1 406、第3のEL素子1407に電流が供給され、点 灯する。このとき、第1のソース信号線1411には信 号は入力されておらず、第1のEL素子1405は消灯 411、第2のソース信号線1412の双方に信号が入 力されると、第1のスイッチング用TFT1401、第 2のスイッチング用TFT1402を経由して、第1の EL駆動用TFT1403、第2のEL駆動用TFT1 404が導通状態となり、第1のEL素子1405、第 2のEL素子1406、第3のEL素子1407に電流 が供給され、点灯する。この段階で1画素分全てのEL 素子が点灯状態となる(階調3)。以上のようにして、 図14に示した画素においては、4段階の階調表現を行 うことが出来る。

【0017】なお、図14においては、点灯するEL素 子の面積を明確にするため、第2、第3のEL素子を分 割して示しているが、第1のEL素子に対して2倍の面 積を有ずる第2のEL素子のみを配置しても良いことは 言うまでもない。

【0018】との方式の欠点としては、サブ画素の数を 多くすることに限界があるため、高解像度化や、多階調 化が難しいことである。面積階調方式については、Euro Display 99 Late News : P71 : "TFT-LEPD with Image Uniformity by Area Ratio Gray Scale", IEDM 99: P107: "Technology for Active Matrix Light Emittin q Polymer Displays"、などに報告がされている。 【0019】もう1つの多階調化を図る方式として、時 間階調方式とデジタル階調方式を組み合わせる方式があ る。時間階調方式とは、点灯している時間の差を利用し て、階調を出す方式である。つまり、1フレーム期間 を、複数のサブフレーム期間に分割し、点灯しているサ ブフレーム期間の数や長さを制御して、階調を表現して いる。

20 【0020】デジタル階調方式と面積階調方式と時間階 調方式を組み合わせた場合については、IDW'99 : P171 : "Low-Temperature Poly-Si TFT Driven Light-Emitt ing-Polymer Displays and Digital Gray Scale for Un iformity" に報告されている。

#### [0021]

【発明が解決しようとする課題】図15は、デジタル階 調と時間階調とをくみあわせた駆動方法におけるタイミ ングチャートである。図15(A)はアドレス(書き込 み) 期間とサステイン (点灯) 期間とが、サブフレーム 1のEL素子1405に電流が供給され、点灯する。と 30 期間内で完全に分離しているのに対し、図15 (B)で は分離していない。

【0022】通常、時間階調を利用した駆動方法では、 ピット数に応じて各々アドレス(書き込み)期間とサス テイン (点灯) 期間とを設ける必要がある。 アドレス (書き込み) 期間とサステイン (点灯) 期間とが完全に 分離した駆動方法(各サブフレーム期間において、1面 面分のアドレス (書き込み) 期間が完全に終了してから サステイン (点灯) 期間に入る方法) では、1フレーム 期間内でアドレス(書き込み)期間の占める割合が大き 状態である(階調2)。最後に、第1のソース信号線1 40 くなり、またアドレス(書き込み)期間内でも、ある行 のゲート信号線が選択されている期間は、図15 (A) に示すように、他の行は書き込みも点灯も行われない状 態にある期間1501が生ずるため、デューティー比 (1フレーム期間におけるサスティン(点灯)期間の長 さの割合)が大きく低下する。アドレス(書き込み)期 間を短くするには動作クロック周波数を上げる以外にな く、回路の動作マージン等を考えると、多階調化には限 界がある。対して、アドレス (書き込み) 期間とサステ イン(点灯)期間とを分離しない駆動方法では、たとえ 50 ばk行目のゲート信号線選択期間の終了後、直ちにk行 目のEL素子はサステイン(点灯)期間に入るため、他 の行でゲート信号線が選択されている間にも、いずれか の画素は点灯していることになる。よって、よりデュー ティー比を高くするのには有利な駆動方法といえる。 【0023】しかし、アドレス(書き込み)期間とサス テイン (点灯) 期間とが分離していない場合、以下のよ うな問題が生ずる。1つのアドレス(書き込み)期間の 長さは、1行目のゲート信号線選択期間の開始から、最 終行のゲート信号線選択期間の終了までである。ある時 点では、異なる2つのゲート信号線の選択は行うことが 10 12が追加された構成を有する。 出来ないため、アドレス(書き込み)期間とサステイン (点灯) 期間とが分離していない駆動方法においては、 サステイン (点灯) 期間は、少なくともアドレス (書き 込み) 期間と同じかそれ以上の長さを必要とする。 よっ て、多階調化を図る際には、サステイン(点灯)期間の 最小単位が限られてしまう。図15(B)において、最 下位ビット分のサブフレーム期間SF。でのアドレス (書き込み) 期間Ta,が終了するまでの期間と、次の フレーム期間での最初のアドレス(書き込み)期間が開 始してからの期間が重複しないだけの、1502で示さ 20 704の両端子間の電位差に等しい。サステイン(点 れる部分の長さが、この最小単位となり、これよりも短 いサステイン(点灯)期間を有する場合は、正常に表示 を行うことが出来ない。このサステイン(点灯)期間の 最小単位の長さTs...は、アドレス(書き込み)期間 の長さをTa。、1ゲート信号線選択期間の長さをTg。 とすると、Ts.,,=Ta,-Tg,で表される。よっ て、デジタル階調方式と時間階調方式を組み合わせた場

[0024]

と、多階調化が困難になる。

【本発明以前の技術】前述のタイミングチャートにおい て、アドレス(書き込み)期間とサステイン(点灯)期 間とが分離していない場合には、サステイン(点灯)期 間の最小単位が制限されてしまうという問題点を述べ た。この問題を解決するために、以下のような表示方法 が提案された。

合、サステイン(点灯)期間は2のべき乗の比をもって

長さが決まることから、1フレーム期間の長さを考える

【0025】図16 (A) では、最小単位Ts...より も短いサステイン (点灯) 期間Ts,が1フレーム期間 後から開始している次のフレーム期間のTa,の一部 が、1601で示される範囲で重複している状態を示し ている。このような重複部分では、同時に異なる行のゲ ート信号線が選択されることになるため、正常に走査が 行われない。そこで、図16(B)に示すように、最小 単位Ts。,,よりも短いサステイン(点灯)期間の終了 後、アドレス(書き込み)期間が重複する期間で、EL 素子を非表示状態とする期間1602を設け、次のアド レス (書き込み) 期間の開始タイミングを先送りにす る。このようにすることで、最小単位Ts。。。よりも短 いサステイン(点灯)期間を含む場合にも、アドレス (…き込み) 期間の重複がなくなるため、表示を正常に 行うことが出来る。

【0026】図17は、特願平11-338786(平 成11年11月29日出願) に記載されている画素の構 成を示している。図17(A)において、点線枠170 0で囲まれた範囲が1画素分の回路である。図17

(B) に拡大図を示す。図13に示した画素の構成に加 えて、リセット用TFT1705、リセット信号線17

【0027】図17にて示した回路の動作について簡潔 に述べる。画像の表示に関する動作は、図13に示した ような従来の画素と同様である。前述の非表示期間を設 ける際に、リセット用TFT1705およびリセット信 号線1712が用いられる。サステイン(点灯)期間で は、EL駆動用TFT1702に印加されるゲート・ソ ース間電圧は、保持容量1704が保持している電荷に よってまかなわれる。すなわち、EL駆動用TFT17 02に印加されるゲート・ソース間電圧は、保持容量 1 灯) 期間が終了し、非表示期間を設けるには、リセット 信号線1712にリセット信号を入力して、リセット用 TFT1705を導通状態にする。この動作により、リ セット用TFT1705のソース領域とドレイン領域と の間の電位差、すなわち保持容量1704の両端子間の 電位差が0[V]となる。よってEL駆動用TFT170 2のゲート・ソース間電圧が0[V]となって非導通状態 となり、EL素子1703への電流供給が遮断される。 直ちにリセット用TFT1705は非導通状態に戻る 30 が、保持容量1704の両端子間の電位差は0[V]のま ま保持されるので、EL駆動用TFT1702のゲート ・ソース間電圧も引き続き0[V]であり、その後新たに 画像信号が書き込まれるまでは、EL素子1703は点 灯しない。この非表示期間は、アドレス (書き込み) 期 間の長さをta、サステイン(点灯)期間の長さをt s、1ゲート信号線選択期間の長さをtg(ta、t s、tg>0)として、非表示期間の長さをtr(tr >0)とすると、tr=ta-(ts+tg)で求めら れる長さを少なくとも有する。こうして、短いサスティ 内に含まれているため、Ta,の一部と、Ts,の終了直 40 ン(点灯)期間を挟んだアドレス(書き込み)期間の重 複を回避することが出来る。

【0028】しかしながら、図17に示したような画素 を用いる場合、以下のような問題点がある。

【0029】EL駆動用TFT1702にはPチャネル 型を用いるのが望ましいことは前述のとおりである。通 常、Pチャネル型TFTの場合、しきい値電圧は負の値 をとる。故に、EL駆動用TFT1702のゲート・ソ ース間電圧が0[V]以上であれば、ドレイン電流はほと んど流れない。しかし、EL駆動用TFT1702は、 50 サステイン(点灯)期間中を通じてドレイン電流が流れ るため、他のTFTと比較して劣化しやすい条件にあ る。これらの経時的劣化や、製造不良等が原因となっ て、とのしきい値電圧が正の値にシフトする場合があ る。その場合、たとえゲート・ソース間電圧が0[V]で あっても、ドレイン電流が流れてしまうことになる。 【0030】 ととで、引き続き図17を参照して、実際 にEL駆動用TFT1702のしきい値電圧が正の値に シフトした場合について考える。まず、通常の信号の書 き込みを行っている期間において説明する。ソース信号 線1707から信号が入力され、黒表示(EL素子17 10 記載する。 03が点灯しない)を行うときは、電流供給線1708 の電位よりも、ソース信号線1707から入力される信 号の電位を十分に高くとっておけば、確実にEL駆動用 TFT1702のゲート・ソース間電圧は正の値となる ので、ドレイン電流は流れない。すなわち、外部から入 力する信号の制御によって、上記のような不良を有する TFTが含まれる場合にも正常動作が可能となる。

【0031】一方、非表示期間で、リセット用TFT1 705を導通させてEL素子1703への電流供給を遮 ってソース信号線1707の電位と電流供給線1708 の電位が等しくなる。よってEL駆動用TFT1702 のゲート・ソース間電圧は、このときは0 [V]となり、 しきい値電圧が正の値にシフトしている場合には、ドレ イン電流が流れ、EL素子1703が発光してしまう。 この場合、各信号線の電位を変えたとしても、対処する ことは出来ない。

【0032】そこで、本発明においては、前述のような 駆動方法を行う電子装置において、高いデューティー比 (点灯) 期間を有する場合にも正常に画像の表示を可能 とし、かつ前述のようなしきい値のシフト等が生じた場 合にも対処の可能な新規の駆動方法を提供することを課 題とする。

【0033】また、本明細書中、TFTのしきい値のシ フトが生じたもの、あるいは、特性に不良のあるものと 記載している場合は、TFTの特性がノーマリーオン (TFTのゲート電極とソース領域との間の電位差が0 [V]の時に、TFTが導通状態をとること)であること を意味するものとする。

[0034]

【課題を解決するための手段】上述した課題を解決する ために、本発明においては以下の手段を講じた。

【0035】図1に示すように、リセット用TFT10 5のソース領域とドレイン領域は、一方は電流供給線1 08に、もう一方はゲート信号線106に電気的に接続 されている。また、スイッチング用TFT101は、E L駆動用TFTと同極性のものを用いるのが望ましい。 【0036】本発明の特徴は、リセット用TFT105

12

ト・ソース間電圧を、ゲート信号線106の電位を変え ることにより制御することが出来る点にある。このよう な方法をとることにより、たとえEL駆動用TFT10 2のしきい値電圧がシフトし、ノーマリーオンとなって いる場合においても、ゲート信号線106の電位を変え ることにより、EL駆動用TFT102を確実に非導通 状態とすることが出来るので、EL素子103の電流が 流れにくいようにすることが可能となる。

【0037】以下に、本発明の電子装置の構成について

【0038】請求項1に記載の本発明の電子装置は、ソ ース信号線側駆動回路と、ゲート信号線側駆動回路と、 リセット信号線側駆動回路と、画素部とを有し、前記画 素部は、複数のソース信号線と、複数のゲート信号線 と、複数の電流供給線と、複数のリセット信号線と、複 数の画素とを有し、前記複数の画素はそれぞれ、スイッ チング用トランジスタと、エレクトロルミネッセンス駆 動用トランジスタと、リセット用トランジスタと、保持 容量と、エレクトロルミネッセンス素子とを有し、前記 断する動作においては、リセット用TFT1705によ 20 スイッチング用トランジスタのゲート電極は、前記複数 のゲート信号線のうちいずれか 1 本と電気的に接続さ れ、前記スイッチング用トランジスタのソース領域とド レイン領域とは、一方はソース信号線と電気的に接続さ れ、残る一方は前記エレクトロルミネッセンス駆動用ト ランジスタのゲート電極と電気的に接続され、前記リセ ット用トランジスタのゲート電極は、リセット信号線と 電気的に接続され、前記リセット用トランジスタのソー ス領域とドレイン領域とは、一方は前記複数のゲート信 号線のうちいずれか〕本と電気的に接続され、残る一方 を確保し、かつ前述した最小単位よりも短いサステイン 30 は前記エレクトロルミネッセンス駆動用トランジスタの ゲート電極と電気的に接続され、前記保持容量は、一方 の電極は電流供給線と電気的に接続され、残る一方の電 **極は、前記エレクトロルミネッセンス駆動用トランジス** タのゲート電極と電気的に接続され、前記エレクトロル ミネッセンス駆動用トランジスタのソース領域とドレイ ン領域とは、一方は電流供給線と電気的に接続され、残 る一方はエレクトロルミネッセンス素子の一方の電極と 電気的に接続されていることを特徴としている。

> 【0039】請求項2に記載の本発明の電子装置は、請 40 求項1に記載の電子装置において、前記エレクトロルミ ネッセンス駆動用トランジスタのソース領域もしくはド レイン領域と、エレクトロルミネッセンス素子の陽極と が電気的に接続されているときは、前記スイッチング用 トランジスタの極性にはPチャネル型を用い、前記エレ クトロルミネッセンス駆動用トランジスタのソース領域 もしくはドレイン領域と、エレクトロルミネッセンス素 子の陰極とが電気的に接続されているときは、前記スイ ッチング用トランジスタの極性にはNチャネル型を用い ることを特徴としている。

を導通状態にしたときのEL駆動用TFT102のゲー 50 【0040】請求項3に記載の本発明の電子装置の駆動

方法は、1フレーム期間はn個のサブフレーム期間SF 1、SF1、・・・、SF1を有し、前記n個のサブフレ ーム期間はそれぞれアドレス (書き込み) 期間Ta,、 Tax、・・・、Taxと、サステイン(点灯)期間Ts ı、Tsz、・・・Ts。とを有し、前記n個のサブフレ ーム期間のうち少なくとも1個のサブフレーム期間にお いて、前記アドレス(書き込み)期間と前記サステイン (点灯) 期間が重複している期間を有し、サブフレーム 期間SF。(1≤m≤n)でのアドレス(書き込み)期 間Ta゚と、サブフレーム期間SF゚・・,でのアドレス(書 10 することを特徴としている。 き込み) 期間Ta...とが重複する場合に、前記サブフ レーム期間SF。でのサステイン (点灯) 期間SF。の終 了後、前記アドレス(書き込み)期間Ta。この開始ま での期間に非表示期間を有することを特徴としている。 【0041】請求項4に記載の本発明の電子装置の駆動 方法は、1フレーム期間はn個のサブフレーム期間SF ı、SF<sub>1</sub>、・・・、SF<sub>n</sub>を有し、前記n個のサブフレ ーム期間はそれぞれアドレス(書き込み)期間Ta.、 Ta,、・・・、Ta,と、サステイン (点灯) 期間Ts ı、Tsı、・・・Ts,とを有し、前記n個のサブフレ ーム期間のうち少なくとも1個のサブフレーム期間にお いて、前記アドレス(書き込み)期間と前記サステイン (点灯)期間が重複している期間を有し、j(0<j) フレーム目のサブフレーム期間SF, でのアドレス(書 き込み) 期間Ta,と、j+lフレーム目のサブフレー ム期間SF,でのアドレス(書き込み)期間Ta₁とが重 複する場合に、jフレーム目のサブフレーム期間SF。 でのサステイン (点灯) 期間SF,の終了後、前記;+ 1フレーム目のサブフレーム期間SF,でのアドレス (書き込み) 期間Ta<sub>1</sub>の開始までの期間に非表示期間 を有することを特徴としている。

【0042】請求項5に記載の本発明の電子装置の駆動 方法は、lフレーム期間はn個のサブフレーム期間SF 1、SF1、・・・、SF1を有し、前記n個のサブフレ ーム期間はそれぞれアドレス (書き込み) 期間Ta,、 Ta,、・・・、Ta,と、サステイン(点灯)期間Ts ı、Tsュ、・・・Ts L とを有し、あるサブフレーム期 間SF。(1≦k≦n)において、アドレス(書き込 み) 期間の長さをta、、サステイン(点灯)期間の長 さを t s 、 l ゲート信号線選択期間の長さを t g ( t  $a_1$ ,  $ts_2$ , tg>0) b b b  $ts_2 + tg b$ 成立するとき、SF、の有する非表示期間の長さをtr、 (tr.>0)とすると、常に、tr.≥ta.-(ts. + tg) が成立することを特徴としている。

【0043】請求項6に記載の本発明の電子装置の駆動 方法は、請求項3乃至請求項5のいずれか1項に記載の 電子装置の駆動方法において、前記非表示期間において は、リセット信号線駆動回路からの信号が入力され、リ セット用トランジスタが導通することによって、前記エ

態となり、前記リセット用トランジスタが非導通状態に 戻った後も、次にソース信号線からの信号の書き込みが 行われるまでの間、前記エレクトロルミネッセンス駆動 用トランジスタのゲート電圧が、前記保持容量によって 保持されることを特徴としている。

【0044】請求項7に記載の本発明の電子装置の駆動 方法は、請求項3乃至請求項6のいずれか1項に記載の 電子装置の駆動方法において、前記非表示期間中は、画 像信号に関わらずエレクトロルミネッセンス素子が消灯

【0045】請求項8に記載の本発明の電子装置の駆動 方法は、請求項3乃至請求項7のいずれか1項に記載の 電子装置の駆動方法において、前記非表示期間におけ る、前記エレクトロルミネッセンス駆動用トランジスタ のゲート電圧は、電流供給線の電位と、非選択状態にあ るゲート信号線の電位との差によって決定されることを 特徴としている。

【0046】請求項9に記載の本発明の電子装置の駆動 方法は、請求項3乃至請求項8のいずれか1項に記載の 20 電子装置の駆動方法において、前記エレクトロルミネッ センス駆動用トランジスタの極性がNチャネル型である 場合には、前記非選択状態にあるゲート信号線には、前 記電流供給線の電位に対し、前記エレクトロルミネッセ ンス駆動用トランジスタのしきい値電圧よりも低い電位 が入力されることを特徴としている。

【0047】請求項10に記載の本発明の電子装置の駆 動方法は、請求項3乃至請求項8のいずれか1項に記載 の電子装置の駆動方法において、前記エレクトロルミネ ッセンス駆動用トランジスタの極性がPチャネル型であ 30 る場合には、前記非選択状態にあるゲート信号線には、 前記電流供給線の電位に対し、前記エレクトロルミネッ センス駆動用トランジスタのしきい値電圧よりも高い電 位が入力されることを特徴としている。

[0048]

【発明の実施の形態】以下に本発明の実施形態について 述べる。

【0049】特願平11-338786に記載されてい る画素は、図17に示すように、リセット用TFT17 05のソース領域とドレイン領域は、一方は電流供給線 40 1708に、もう一方はEL駆動用TFT1702のゲ ート電極に電気的に接続されており、リセット用TFT 1705のゲート電極は、リセット信号線1712に電 気的に接続されていた。

【0050】本発明の画素は、図1に示すように、リセ ット用TFT105のソース領域とドレイン領域は、一 方は電流供給線108に、もう一方はゲート信号線10 6に電気的に接続されている。

【0051】続いて、各配線における電位のパターンに ついて述べる。図2を参照する。図2(A)はリセット レクトロルミネッセンス駆動用トランジスタが非導通状 50 信号線の電位を示している。図2 (B) は、図17に示 した、特願平11-338786に記載されている画素 を用いて、非表示期間を伴う駆動を行う場合の各配線の 電位を示している。 図2 (C)は、本発明の構成を有す る画素を用いて前述の、非表示期間を伴う駆動を行う場 合の各配線の電位を示している。まず図2 (B) の場合 について、順を追って説明する。なお、各部の電位を明 確に示すため、スイッチング用TFTにはNチャネル型 を、EL駆動用TFTとリセット用TFTにはPチャネ ル型を用いたものとして説明する。

【0052】図2(A)に示す信号波形201は、リセ 10 FT101が導通状態となる。 ット用TFT1705にPチャネル型を用いた場合であ り、電位が下がったとき、リセット用TFT1705が 導運状態となる。リセット用TFT1705にNチャネ ル型を用いた場合には、図2(A)の波形201は逆と なる.

【0053】次に、ゲート信号線1706の電位202 について述べる。図2(B)の場合、スイッチング用T FT1701はNチャネル型を用いているものとしてい る。したがって、ゲート信号線1706が選択されると きは電位が上がり、スイッチング用TFT1701が導 20 通状態となる。

【0054】ソース信号線1707の電位204は、ス イッチング用TFT1701を経由して、EL駆動用T FT1702や保持容量1704に入力される。

【0055】スイッチング用TFT1701が導通状態 になると、EL駆動用TFT1702のゲート電極の電 位203は、ソース信号線1707の電位204に等し くなる。図2においては、スイッチング用TFT170 1が導通状態となった点では、ソース信号線1707の 702のゲート電極の電位203は下がる。このとき、 EL駆動用TFT1702のゲート・ソース間電圧の絶 対値が大きくなり、EL駆動用TFT1702は導通状 態となる。よってEL素子1703に電流が流れて点灯 する。ソース信号線1707の電位204がHi信号の 場合は、EL素子1703は点灯しない。

【0056】続いて、図2中、破線X-X'で示される タイミングで、リセット信号線1712にLO信号が入 力され、リセット用TFT1705が導通状態となる。 この動作により、EL駆動用TFT1702のゲート電 40 極の電位203は電流供給線1708の電位205に等 しくなり、EL駆動用TFT1702のゲート電圧(E し駆動用TFT1702のソース領域に対するゲート電 極の電位)は0[V]となる。すなわち、EL駆動用TF T1702のしきい値電圧が正の値にシフトしている場 合には、EL駆動用TFT1702のゲート電圧(EL 駆動用TFT1702のソース領域に対するゲート電極 の電位)が0[V]となる点では導通していることにな り、非表示期間もEL素子1703には電流が流れてし まう。これでは、正常に非表示期間を設けることはでき 50 用いる場合

ない。

【0057】続いて、図2(C)の場合について説明す る。とちらの場合は、スイッチング用TFT、EL駆動 用TFT、リセット用TFTには、ともにPチャネル型 を用いているものとして各部の電位を説明する。

16

【0058】まず、ゲート信号線106の電位206に ついて述べる。前述の通り、スイッチング用TFT10 1はPチャネル型を用いているので、ゲート信号線10 6が選択されるときは電位が下がり、スイッチング用丁

【0059】ソース信号線107の電位208は、スイ ッチング用TFT101を経由して、EL駆動用TFT 102や保持容量104に入力される。

【0060】スイッチング用TFT101が導通状態に なると、EL駆動用TFT103のゲート電極の電位2 07は、ソース信号線107の電位208に等しくな る。図2においては、スイッチング用TFT101が導 通状態となった点では、ソース信号線107の電位20 8はLO信号であるから、EL駆動用TFT102のゲ ート電極の電位207は下がる。このとき、EL駆動用 TFT102のゲート・ソース間電圧の絶対値が大きく なり、EL駆動用TFT102は導通状態となる。よっ てEL素子103に電流が流れて点灯する。ソース信号 線107の電位208がHi信号の場合は、EL素子1 03は点灯しない。

【0061】続いて、図2中、破線X-X'で示される タイミングで、リセット信号線 1 1 2 にLO信号が入力 され、リセット用TFT105が導通状態となる。この とき、EL駆動用TFT102のゲート電極の電位20 電位204はLO信号であるから、EL駆動用TFT1 30 7は、ゲート信号線106の電位206に等しくなる。 ここで、EL駆動用TFTがノーマリーオンとなってい る場合には、ゲート・ソース間電圧を正の値(Pチャネ ル型の場合)とし、確実にOFFするようにしてやれば よい。よって、ゲート信号線106の電位206を、E L駆動用TFT102のしきい値のシフト量に合わせて 高めにしておくことにより、EL駆動用TFT102の ゲート・ソース間電圧は正の値をとることができる。よ って、図2(B)の場合と異なり、仮にEし駆動用TF T102のしきい値電圧が正の値にシフトしていたとし ても、電流を流れないようにすることが出来る。

> 【0062】リセット用TFT105が非導通状態に戻 った後も、このときのEL駆動用TFT102のゲート ・ソース間電圧は、保持容量104によって保持されて いるため、EL素子103は、次のサブフレーム期間 で、画素への信号の書き込みが行われるまでの間は、消 灯状態が続く。

> 【0063】次に、画素を構成するTFTの極性と各部 の電位との関係について説明する。

【0064】(1) EL駆動用TFTにNチャネル型を

非表示期間において、EL駆動用TFT102が確実に 非導通状態となるようにするには、EL駆動用TFT1 02のゲート・ソース間電圧Vc、を確実にしきい値電圧 より低くしておく必要がある。とのとき、EL駆動用T FT102のゲート電位は、リセット用TFT105が 導通することにより、ゲート信号線106の電位V₂と なり、ソース電位は電流供給線108の電位V。」とな る。よって、今、EL駆動用TFT102がノーマリー オンである場合には、少なくともV。<V。」、としなけれ ばならない。ゲート信号線106の電位V。は、EL駆 10 法にも適用できる。 動用TFT102の劣化に伴って、任意に変更するもの であるが、この場合、劣化が進行すれば、V。は低くす る方向に向かうことになる。よってこの場合にスイッチ ング用TFT101がいかなる場合にも非導通状態とな るためには、スイッチング用TFT101のゲート電 位、すなわちゲート信号線106の電位V。が低い値を とっても常に非導通状態でなければならない。このこと から、スイッチング用TFT101にはNチャネル型を 用いるのが望ましい。

17

用いる場合

非表示期間において、EL駆動用TFT102が確実に 非導通状態となるようにするには、EL駆動用TFT1 02のゲート・ソース間電圧V<sub>63</sub>を確実にしきい値電圧 より高くしておく必要がある。このとき、EL駆動用T FT102のゲート電位は、リセット用TFT105が 導通するととにより、ゲート信号線106の電位V。と なり、ソース電位は電流供給線108の電位Vcutとな る。よって、今、EL駆動用TFT102がノーマリー オンである場合には、少なくともV。>V。」としなけれ 30 た回路を参照する。 ばならない。ゲート信号線106の電位V。は、EL駆 動用TFT102の劣化に伴って、任意に変更するもの であるが、この場合、劣化が進行すれば、V。は高くす る方向に向かうことになる。よってこの場合にスイッチ ング用TFT101がいかなる場合にも非導通状態とな るためには、スイッチング用TFT101のゲート電 位、すなわちゲート信号線106の電位V。が高い値を とっても常に非導通状態でなければならない。このこと から、スイッチング用TFT101にはPチャネル型を 用いるのが望ましい。

【0066】なお、リセット用TFT105の極性は特 に問わないが、リセット用TFT105のソース・ドレ イン間の電圧を考えると、上記(1)の場合にはNチャ ネル型を、(2)の場合にはPチャネル型を用いるのが 望ましい。

【0067】なお、図1においては、リセット用TFT 105のソース領域とドレイン領域とのうちの一方と、 スイッチング用TFT101のゲート電極は、いずれも 同じゲート信号線106と電気的に接続されているが、

域とのうちの一方は、図1中のゲート信号線106に限 らず、いずれのゲート信号線と接続されていても良い。 【0068】また、本実施形態においては、時間階調方 式とデジタル階調方式を組み合わせた駆動方法の場合に ついてのみ述べてきたが、本発明の本質である、リセッ ト用TFTの配置に関しては、他の駆動方法による場合 にも適用できる。むろん、前述の面積階調方式とデジタ ル階調方式を組み合わせた駆動方法や、面積階調方式と デジタル階調方式と時間階調方式を組み合わせた駆動方

[0069]

【実施例】以下に本発明の実施例について記述する。 【0070】[実施例1]図3(A)は、本実施例にて示 す電子装置の全体の回路構成例である。 基板350の中 央に画素部351が配置されている。画素部351の上 側には、ソース信号線を制御するためのソース信号線駅 動回路352が配置されている。画素部351の左側に は、ゲート信号線を制御するためのゲート信号線駆動回 路353が配置されている。画業部351の右側には、 【0065】(2)EL駆動用TFTにPチャネル型を 20 リセット信号線を制御するためのリセット信号線駆動回 路354が配置されている。画素部351において、点 線枠300で囲まれた部分が、1画素分の回路である。 拡大図を図3(B)に示す。各部の名称は図1(B)と 同様であるのでととでは省略する。

> 【0071】続いて、実際の駆動について述べる。本実 施例では、デジタル階調と時間階調を組み合わせた方法 で、kビット(2<sup>1</sup>)の階調を表現することとする。説 明では、簡単のため、k=3として、3ビットの階調表 現を行う場合を例にとって説明する。 回路は図3に示し

【0072】図4に、本実施例で説明する3ビットの階 調表現におけるタイミングチャートを示す。 1 フレーム 期間は3つのサブフレーム期間SF、~SF、に分割さ れ、それぞれのサブフレーム期間はアドレス(書き込 み)期間Ta,~Ta,とサステイン(点灯)期間Ts, ~Ts,とを有する。サスティン(点灯)期間の長さ は、2のべき乗で長さが設定されており、図4において は、Ts1:Ts2:Ts,=22:21:21となってい る。また、アドレス(書き込み)期間は、1行目のゲー 40 ト信号線が選択されてから、最終行のゲート信号線の選 択が終了するまでの期間であるので、Ta,~Ta,は全 て等長である。

【0073】 ここで、最下位ビット分のサステイン(点 灯) 期間Ts」は、アドレス(書き込み) 期間Ta」より も短い。よって、図4 (A) に示すように、サステイン (点灯) 期間Ts,の終了後、直ちに次のフレーム期間 のアドレス (書き込み) 期間Ta1 に移行すると、異な るサブフレーム期間のアドレス(書き込み)期間が重複 する期間が生ずる。この期間では、同時に複数のゲート とのリセット用TFT105のソース領域とドレイン領 50 信号線の選択が行われることになるので、正常な画像の 20

表示は出来ない。

【0074】そとで、図4(B)に示すように、サステ イン(点灯)期間Ts,の終了後、リセット信号線31 2に信号を入力して、EL素子303を消灯させ、次の アドレス(書き込み)期間の開始までの間、非表示期間 を設ける。図5に、ある1フレーム期間におけるゲート 信号線306およびリセット信号線312の電位を示 す。本実施例においては、リセット用TFT305には Pチャネル型を用いているので、リセット信号線312 の電位が低いとき、リセット用TFT305は導通状態 10 となる。このリセット用TFT305には、Nチャネル 型を用いても良い。

19

【0075】まず、サブフレーム期間SF,において、 ゲート信号線306が選択され、ソース信号線307か ら、画素への信号の書き込みが行われる。各行では、画 素への信号の書き込みが終了すると、直ちにサステイン (点灯)期間SF、に移る。この動作が1行目から最終 行まで行われる。続いて、サブフレーム期間SF,にお いても同様に、ゲート信号線306が選択され、ソース 信号線307から、画素への信号の書き込みが行われ る。各行では、画素への信号の書き込みが終了すると、 直ちにサステイン (点灯) 期間 SF, に移る。 との動作 が1行目から最終行まで行われる。

【0076】サブフレーム期間SF,では、まずSF,、 SF₂と同様、ゲート信号線306が選択され、ソース 信号線307から、画素への信号の書き込みが行われ る。各行では、画素への信号の書き込みが終了すると、 直ちにサステイン (点灯) 期間SF, に移る。この動作 が1行目から最終行まで行われる。このとき、サスティ ン(点灯)期間Ts,は、アドレス(書き込み)期間T a,よりも短いため、アドレス(書き込み)期間Ta,の 終了前、すなわち最終行のゲート信号線の選択期間が終 了する前に、1 行目でのサステイン (点灯) 期間 T s , が終了する。 ととで、1行目でのサステイン (点灯) 期 間Ts,が終了したら直ちに、1行目のリセット信号線 には、リセット信号が入力され、リセット用TFT30 5が導通状態となり、保持容量304における両電極間 の電位差、すなわち、EL駆動用TFT302のゲート ・ソース間電圧は、ゲート信号線306と電流供給線3 08間の電位差に等しくなる。よってEL駆動用TFT 40 る。結晶質半導体膜の材料に限定はないが、好ましくは 302が非導通状態となり、EL素子303への電流供 給が遮断される。その後、リセット用TFT305が非 導通状態に戻った後も、このときのEL駆動用TFT3 02のゲート・ソース間電圧は、保持容量304によっ て保持されているため、EL素子303は、次のサブフ レーム期間で、画素への信号の書き込みが行われるまで の間は、消灯状態が続く。

【0077】EL駆動用TFT302のしきい値が、正 の値にシフトしている場合は、ゲート信号線306の非 選択状態における電位を上げておけばよい、それによ

り、保持容量304における両電極間の電位差、すなわ ち、EL駆動用TFT302のゲート電圧(EL駆動用 TFT302のソース領域に対するゲート電極の電位) を任意に制御することができる。

【0078】本実施例において示した駆動方法によれ ば、リセット信号を入力するタイミングを変えることに より、サステイン(点灯)期間の長さを自由に設定する ことが可能であり、前述した、通常のデジタル階調と時 間階調とを組み合わせた表示方法における最小単位より も短いサステイン (点灯) 期間を有するサブフレーム期 間においても、正常に画像の表示を行うことが出来る。 【0079】また、EL駆動用TFT302の特性がノ ーマリーオンである場合にも、非選択状態にあるゲート 信号線306の電位を変えることによって対処が可能で ある。

【0080】[実施例2]本実施例においては、同一基板 上に、画素部および画素部の周辺に設ける駆動回路の丁 FT(Nチャネル型TFTおよびPチャネル型TFT) を同時に作製する方法について詳細に説明する。

【0081】まず、図6(A)に示すように、コーニン グ社の#7059ガラスや#1737ガラスなどに代表 されるバリウムホウケイ酸ガラス、またはアルミノホウ ケイ酸ガラスなどのガラスから成る基板5001上に酸 化シリコン膜、窒化シリコン膜または酸化窒化シリコン 膜などの絶縁膜から成る下地膜5002を形成する。例 えば、プラズマCVD法でSiH.、NH.、N,Oから 作製される酸化窒化シリコン膜5002aを10~20 0 [nm] (好ましくは50~100 [nm]) 形成し、同様に SiH。、NOから作製される酸化窒化水素化シリコン 30 膜5002bを50~200[nm](好ましくは100~ 150 [nm]) の厚さに積層形成する。本実施例では下地 膜5002を2層構造として示したが、前記絶縁膜の単 層膜または2層以上積層させた構造として形成しても良

【0082】島状半導体階5003~5006は、非晶 質構造を有する半導体膜をレーザー結晶化法や公知の熱 結晶化法を用いて作製した結晶質半導体膜で形成する。 **との島状半導体層5003~5006の厚さは25~8** 0 [nm] (好ましくは30~60 [nm]) の厚さで形成す シリコンまたはシリコンゲルマニウム (SiGe)合金 などで形成すると良い。

【0083】レーザー結晶化法で結晶質半導体膜を作製 するには、パルス発振型または連続発光型のエキシマレ ーザーやYAGレーザー、YVO、レーザーを用いる。 これらのレーザーを用いる場合には、レーザー発振器か ら放射されたレーザー光を光学系で線状に集光し半導体 膜に照射する方法を用いると良い。結晶化の条件は実施 者が適宜選択するものであるが、エキシマレーザーを用 50 いる場合はパルス発振周波数30[Hz]とし、レーザーエ ネルギー密度を100~400 [m]/cm²](代表的には2 00~300[m]/cm²])とする。また、YAGレーザー を用いる場合にはその第2高調波を用いパルス発振周波 数1~10[kHz]とし、レーザーエネルギー密度を30 0~600 [m]/cm²] (代表的には350~500 [m]/c ㎡])とすると良い。そして幅100~1000[μm]、 例えば400[μm]で線状に集光したレーザー光を基板 全面に渡って照射し、この時の線状レーザー光の重ね合 わせ率 (オーバーラップ率)を80~98[%]として行

21

【0084】次いで、島状半導体層5003~5006 を覆うゲート絶縁膜5007を形成する。ゲート絶縁膜 5007はプラズマCVD法またはスパッタ法を用い、 厚さを40~150 [nm]としてシリコンを含む絶縁膜で 形成する。本実施例では、120 [mm]の厚さで酸化窒化 シリコン膜で形成する。勿論、ゲート絶縁膜はとのよう な酸化窒化シリコン膜に限定されるものでなく、他のシ リコンを含む絶縁膜を単層または積層構造として用いて も良い。例えば、酸化シリコン膜を用いる場合には、ブ e) とO<sub>2</sub>とを混合し、反応圧力40[Pa]、基板温度30 0~400[℃]とし、高周波(13.56[MHz])、電 力密度0.5~0.8 [W/cm] ]で放電させて形成すると とができる。このようにして作製される酸化シリコン膜 は、その後400~500[℃]の熱アニールによりゲー ト絶縁膜として良好な特性を得ることができる。

【0085】そして、ゲート絶縁膜5007上にゲート 電極を形成するための第1の導電膜5008と第2の導 電膜5009とを形成する。本実施例では、第1の導電 膜5008をTaで50~100[nm]の厚さに形成し、 第2の導電膜5009をWで100~300[nm]の厚さ に形成する。

【0086】Ta膜はスパッタ法で、Taのターゲット をArでスパッタすることにより形成する。この場合、 Arに適量のXeやKrを加えると、Ta膜の内部応力 を緩和して膜の剥離を防止することができる。また、α 相のTa膜の抵抗率は20[μΩcm]程度でありゲート電 極に使用することができるが、β相のTa膜の抵抗率は 180[μΩcm]程度でありゲート電極とするには不向き 近い結晶構造をもつ室化タンタルを10~50[nm]程度 の厚さでTaの下地に形成しておくとα相のTa膜を容 易に得ることができる。

【0087】W膜を形成する場合には、Wをターゲット としたスパッタ法で形成する。その他に6フッ化タング ステン (WF。)を用いる熱CVD法で形成することも できる。いずれにしてもゲート電極として使用するため には低抵抗化を図る必要があり、 W膜の抵抗率は20 [μΩcm]以下にすることが望ましい。 W膜は結晶粒を大 に酸素などの不純物元素が多い場合には結晶化が阻害さ れ高抵抗化する。このことより、スパッタ法による場 合、 純度99、99991%1のWターゲットを用い、さ らに成膜時に気相中からの不植物の混入がないように十 分配慮してW膜を形成することにより、抵抗率9~20 「μQcmlを実現することができる。

【0088】なお、本実施例では、第1の導電膜500 8をTa、第2の導電膜5009をWとしたが、特に限 定されず、いずれもTa、W、Ti、Mo、Al、Cu 10 から選ばれた元素、または前記元素を主成分とする合金 材料もしくは化合物材料で形成してもよい。また、リン 等の不純物元素をドーピングした多結晶シリコン膜に代 表される半導体膜を用いてもよい。本実施例以外の他の 組み合わせの一例は、第1の導電膜を窒化タンタル(丁 aN)で形成し、第2の導電膜をWとする組み合わせ、 第1の導電膜を窒化タンタル (TaN) で形成し、第2 の導電膜をAlとする組み合わせ、第1の導電膜を窒化 タンタル(TaN)で形成し、第2の導電膜をCuとす る組み合わせで形成することが好ましい。

ラズマCVD法でTEOS (Tetraethyl Orthosilicat 20 【0089】次に、レジストによるマスク5010を形 成し、電極及び配線を形成するための第1のエッチング 処理を行う。本実施例ではICP(Inductively Couple d Plasma:誘導結合型プラズマ) エッチング法を用い、 エッチング用ガスにCF、とCl,を混合し、1[Pa]の圧 力でコイル型の電極に500[W]のRF(13.56[MH 2]) 電力を投入してプラズマを生成して行う。基板側 (試料ステージ) にも100[W]のRF(13.56[MH z]) 電力を投入し、実質的に負の自己バイアス電圧を印 加する。CF、とC1、を混合した場合にはV膜及びTa 30 膜とも同程度にエッチングされる。

【0090】上記エッチング条件では、レジストによる マスクの形状を適したものとすることにより、基板側に 印加するバイアス電圧の効果により第1の導電層及び第 2の導電層の端部がテーバー形状となる。 テーバー部の 角度は15~45°となる。ゲート絶縁膜上に残渣を残 すことなくエッチングするためには、10~20[%]程 度の割合でエッチング時間を増加させると良い。W臓に 対する酸化窒化シリコン膜の選択比は2~4(代表的に は3)であるので、オーバーエッチング処理により、酸 である。lpha相の $\Upsilon$ a膜を形成するために、 $\Upsilon$ aのlpha相に 40 化窒化シリコン膜が露出した面は $2.0\sim5.0$  [nm]程度エ ッチングされることになる。こうして、第1のエッチン グ処理により第1の導電層と第2の導電層から成る第1 の形状の導電暦5011~5016 (第1の導電暦50 11a~5016aと第2の導電層5011b~501 6b)を形成する。このとき、ゲート絶縁膜5007に おいては、第1の形状の導電暦5011~5016で覆 われない領域は20~50 [nm]程度エッチングされ薄く なった領域が形成される(図6(A))。

【0091】そして、第1のドーピング処理を行いN型 きくすることで低抵抗率化を図ることができるが、W中 50 を付与する不純物元素を添加する(図6(B))。ドー

ピングの方法はイオンドープ法もしくはイオン注入法で 行えば良い。イオンドーブ法の条件はドーズ量を1×1 0<sup>1</sup>1~5×10<sup>1</sup> [atoms/cm<sup>2</sup>]とし、加速電圧を60~ 100 [keV]として行う。N型を付与する不純物元素と して15族に属する元素、典型的にはリン(P)または 砒素(As)を用いるが、ここではリン(P)を用い る。 との場合、 導電層 5011~5015 が N型を付与 する不純物元素に対するマスクとなり、自己整合的に第 1の不純物領域5017~5025が形成される。第1 の不純物領域5017~5025には1×10<sup>20</sup>~1× 10 10<sup>11</sup> [atoms/cm<sup>2</sup>]の濃度範囲でN型を付与する不純物 元素を添加する。

23

【0092】次に、図6(C)に示すように第2のエッ チング処理を行う。同様にICPエッチング法を用い、 エッチングガスにCF。とCI、とO、を混合して、1[P a]の圧力でコイル型の電極に500[w]のRF(13.5 6 [Mtz])電力を供給し、プラズマを生成して行う。基板 側(試料ステージ) には50 PMのRF(13.56 PMH z])電力を投入し、第1のエッチング処理に比べ低い自 己パイアス電圧を印加する。このような条件によりW膜 20 ~5030bを不純物元素に対するマスクとして用い、 を異方性エッチングし、かつ、それより遅いエッチング 速度で第1の導電層であるTaを異方性エッチングして 第2の形状の導電層5026~5031 (第1の導電層 5026a~5031aと第2の導電層5026b~5 031b)を形成する。このとき、ゲート絶縁膜500 7においては、第2の形状の導電層5026~5031 で覆われない領域はさらに20~50 [nm]程度エッチン グされ薄くなった領域が形成される。

【0093】W膜やTa膜のCF。とCl。の混合ガスに ン種と反応生成物の蒸気圧から推測することができる。 WとTaのフッ化物と塩化物の蒸気圧を比較すると、W のフッ化物であるWF。が極端に高く、その他のWC 1,、TaF,、TaC1,は同程度である。従って、C F.とCl.の混合ガスではW膜及びTa膜共にエッチン グされる。しかし、この混合ガスに適量の〇、を添加す るとCF、とO、が反応してCOとFになり、Fラジカル またはFイオンが多量に発生する。その結果、ファ化物 の蒸気圧が高いW膜のエッチング速度が増大する。-方、TaはFが増大しても相対的にエッチング速度の増 40 加は少ない。また、TaはWに比較して酸化されやすい ので、O.を添加することでTaの表面が酸化される。 Taの酸化物はファ素や塩素と反応しないためさらにT a膜のエッチング速度は低下する。従って、W膜とTa 膜とのエッチング速度に差を作ることが可能となりW膜 のエッチング速度をTa膜よりも大きくすることが可能 となる。

【0094】そして、図7 (A) に示すように第2のド ーピング処理を行う。この場合、第1のドーピング処理 よりもドーズ量を下げて高い加速電圧の条件としてN型 50 は熱的に励起された水素により半導体層のダングリング

を付与する不純物元素をドーピングする。例えば、加速 電圧を70~120[keV]とし、1×10<sup>11</sup>[atoms/cm<sup>2</sup>] のドーズ量で行い、図6(B)で島状半導体層に形成さ れた第1の不純物領域の内側に新たな不純物領域を形成 する。ドーピングは、第2の形状の導電層5026~5 030を不純物元素に対するマスクとして用い、第2の 導電層5026a~5030aの下側の領域にも不純物 元素が添加されるようにドービングする。こうして、第 2の導電層5026a~5030aと重なる第3の不純 物領域5032~5041と、第1の不純物領域と第3 の不純物領域との間の第2の不純物領域5042~50 51とを形成する。N型を付与する不純物元素は、第2 の不純物領域で1×10<sup>11</sup>~1×10<sup>11</sup>[atoms/cm<sup>2</sup>]の 濃度となるようにし、第3の不純物領域で1×10™~ 1×10'\* [atoms/cm']の濃度となるようにする。

【0095】そして、図7 (B) に示すように、Pチャ ネル型TFTを形成する島状半導体層5004~500 6に第1の導電型とは逆の導電型の第4の不純物領域5 052~5074を形成する。第2の導電層5027b 自己整合的に不純物領域を形成する。このとき、Nチャ ネル型TFTを形成する島状半導体層5003および配 線部5031はレジストマスク5200で全面を被覆し ておく。不純物領域5052~5074にはそれぞれ異 なる濃度でリンが添加されているが、ジボラン(B zH。)を用いたイオンドーブ法で形成し、そのいずれの 領域においても不純物濃度を2×10<sup>10</sup>~2×10<sup>11</sup>[a toms/cm ]となるようにする。

【0096】以上までの工程でそれぞれの島状半導体層 よるエッチング反応は、生成されるラジカルまたはイオ 30 に不純物領域が形成される。島状半導体層と重なる第2 の導電層5026~5030がゲート電極として機能す る。また、5031は島状のソース信号線として機能す

> 【0097】 こうして導電型の制御を目的として図7 (C) に示すように、それぞれの島状半導体層に添加さ れた不純物元素を活性化する工程を行う。この工程はフ ァーネスアニール炉を用いる熱アニール法で行う。その 他に、レーザーアニール法、またはラビッドサーマルア ニール法(RTA法)を適用することができる。熱アニ ール法では酸素濃度が 1 [ppm]以下、好ましくは 0. 1 [ppm]以下の窒素雰囲気中で400~700[°C]、代表 的には500~600[C]で行うものであり、本実施例 では500[°C]で4時間の熱処理を行う。ただし、50 26~5031に用いた配線材料が熱に弱い場合には、 配線等を保護するため層間絶縁膜(シリコンを主成分と する)を形成した後で活性化を行うことが好ましい。 【0098】さらに、3~100[%]の水素を含む雰囲 気中で、300~450[℃]で1~12時間の熱処理を 行い、島状半導体層を水素化する工程を行う。この工程

ボンドを終端する工程である。水素化の他の手段とし て、プラズマ水素化(プラズマにより励起された水素を 用いる)を行っても良い。

【0099】次いで、図8(A)に示すように、第1の 層間絶縁膜5075を酸化窒化シリコン膜から100~ 200 [nm]の厚さで形成する。その上に有機絶縁物材料 から成る第2の層間絶縁膜5076を形成した後、第1 の層間絶縁膜5075、第2の層間絶縁膜5076、お よびゲート絶縁膜5007に対してコンタクトホールを 5082、5084をバターニング形成した後、接続配 線5082に接する画素電極5083をパターニング形 成する。

【0100】第2の層間絶縁膜5076としては、有機 樹脂を材料とする膜を用い、その有機樹脂としてはポリ イミド、ポリアミド、アクリル、BCB (ベンゾシクロ ブテン) 等を使用することが出来る。特に、第2の層間 絶縁膜5076は平坦化の意味合いが強いので、平坦性 に優れたアクリルが好ましい。本実施例ではTFTによ ル膜を形成する。好ましくは  $1 \sim 5 [\mu m]$  (さらに好ま しくは2~4 [μm]) とすれば良い。

【0101】コンタクトホールの形成は、ドライエッチ ングまたはウエットエッチングを用い、N型の不純物領 域5017、5018またはP型の不純物領域5052 ~5074に達するコンタクトホール、配線5031に 達するコンタクトホール、電流供給線に達するコンタク トホール(図示せず)、およびゲート電極に達するコン タクトホール (図示せず) をそれぞれ形成する。

077~5082、5084として、Ti膜を100[n m]、Tiを含むアルミニウム膜を300[nm]、Ti膜1 50 [rm]をスパッタ法で連続形成した3層構造の積層膜 を所望の形状にバターニングしたものを用いる。勿論、 他の導電膜を用いても良い。

【0103】また、本実施例では、画素電極5083と して1TO膜を110 [nn]の厚さに形成し、パターニン グを行った。画素電極5083を接続配線5082と接 して重なるように配置することでコンタクトを取ってい る。また、酸化インジウムに2~20[%]の酸化亜鉛 (2n0)を混合した透明導電膜を用いても良い。この 画素電極5083がEL素子の陽極となる(図8 (A)).

【0104】次に、図8(B)に示すように、珪素を含 む絶縁膜(本実施例では酸化珪素膜)を500[nm]の厚 さに形成し、画素電極5083に対応する位置に開口部 を形成して第3の層間絶縁膜5085を形成する。 閉口 部を形成する際、ウエットエッチング法を用いることで 容易にテーパー形状の側壁とすることが出来る。開口部 の側壁が十分になだらかでないと段差に起因するEL層 50 保護電極5088がEL層を水分等から保護する役割を

の劣化が顕著な問題となってしまう。

【0105】次に、EL層5086および陰極 (MgA g電極)5087を、真空蒸着法を用いて大気解放しな いで連続形成する。なお、EL層5086の膜厚は80 ~200[nm] (典型的には100~120[nm])、陰極 5087の厚さは180~300 [nm] (典型的には20 0~250 [nm]) とすれば良い。

【0106】との工程では、赤色に対応する画素、緑色 に対応する画素および青色に対応する画素に対して順 形成し、各配線(接続配線、信号線を含む)5077~ 10 次、EL層および陰極を形成する。但し、EL層は溶液 に対する耐性に乏しいためフォトリソグラフィ技術を用 いずに各色個別に形成しなくてはならない。そこでメタ ルマスクを用いて所望の画素以外を隠し、必要箇所だけ 選択的にEL層および陰極を形成するのが好ましい。

【0107】即ち、まず赤色に対応する画素以外を全て 隠すマスクをセットし、そのマスクを用いて赤色発光の EL層および陰極を選択的に形成する。次いで、緑色に 対応する画素以外を全て隠すマスクをセットし、そのマ スクを用いて緑色発光のEL層および陰極を選択的に形 って形成される段差を十分に平坦化しうる膜厚でアクリ 20 成する。次いで、同様に青色に対応する画素以外を全て 隠すマスクをセットし、そのマスクを用いて青色発光の EL層および陰極を選択的に形成する。なお、ここでは 全て異なるマスクを用いるように記載しているが、同じ マスクを使いまわしても構わない。また、全面素にEL 層および陰極を形成するまで真空を破らずに処理すると とが好ましい。

【0108】ことではRGBに対応した3種類のEL素 子を形成する方式を用いたが、白色発光のEし素子とカ ラーフィルタを組み合わせた方式、青色または青緑発光 【0102】また、配線(接続配線、信号線を含む)5 30 のEL素子と蛍光体(蛍光性の色変換層:CCM)とを 組み合わせた方式、陰極(対向電極)に透明電極を利用 してRGBに対応したEL素子を重ねる方式などを用い ても良い。

> 【0109】なお、EL層5086としては公知の材料 を用いることが出来る。公知の材料としては、駆動電圧 を考慮すると有機材料を用いるのが好ましい。例えば正 孔注入層、正孔輸送層、発光層および電子注入層でなる 4層構造をEL層とすれば良い。また、本実施例ではE L素子の陰極としてMgAg電極を用いた例を示すが、 40 公知の他の材料であっても良い。

【0110】次いで、EL層および陰極を覆って保護電 極5088を形成する。との保護電極5088としては アルミニウムを主成分とする導電膜を用いれば良い。保 護電極5088はEL層および陰極を形成した時とは異 なるマスクを用いて真空蒸着法で形成すれば良い。ま た、EL層および陰極を形成した後で大気解放しないで 連続的に形成することが好ましい。

【0111】最後に、窒化珪素膜でなるパッシベーショ ン膜5089を300[nm]の厚さに形成する。実際には 果たすが、さらにパッシベーション膜5089を形成し ておくことで、EL素子の信頼性をさらに高めることが

【0112】 こうして図8 (B) に示すような構造のア クティブマトリクス型電子装置が完成する。なお、本実 施例におけるアクティブマトリクス型電子装置の作成工 程においては、回路の構成および工程の関係上、ゲート 電極を形成している材料であるTa、Wによってソース 信号線を形成し、ソース、ドレイン電極を形成している 配線材料であるAlによってゲート信号線を形成してい 10 るが、異なる材料を用いても良い。

【0113】ところで、本実施例のアクティブマトリク ス基板は、画素部だけでなく駆動回路部にも最適な構造 のTFTを配置することにより、非常に高い信頼性を示 し、動作特性も向上しうる。また結晶化工程においてN i等の金属触媒を添加し、結晶性を高めることも可能で ある。それによって、ソース信号線駆動回路の駆動周波 数を10[Mセ]以上にすることが可能である。

【0114】まず、極力動作速度を落とさないようにホ ットキャリア注入を低減させる構造を有するTFTを、 駆動回路部を形成するCMOS回路のNチャネル型TF Tとして用いる。なお、ことでいう駆動回路としては、 シフトレジスタ、パッファ、レベルシフタ、線順次駆動 におけるラッチ、点順次駆動におけるトランスミッショ ンゲートなどが含まれる。

【0115】本実施例の場合、Nチャネル型TFTの活 性層は、ソース領域、ドレイン領域、GOLD領域、L DD領域およびチャネル形成領域を含み、GOLD領域 はゲート絶縁膜を介してゲート電極と重なっている。

は、ホットキャリア注入による劣化が殆ど気にならない ので、特にLDD領域を設けなくても良い。勿論、Nチ ャネル型TFTと同様にLDD領域を設け、ホットキャ リア対策を講じることも可能である。

【0117】その他、駆動回路において、チャネル形成 領域を双方向に電流が流れるようなCMOS回路、即 ち、ソース領域とドレイン領域の役割が入れ替わるよう なCMOS回路が用いられる場合、CMOS回路を形成 するNチャネル型TFTは、チャネル形成領域の両サイ ドにチャネル形成領域を挟む形でLDD領域を形成する 40 ことが好ましい。このような例としては、点順次駆動に 用いられるトランスミッションゲートなどが挙げられ る。また駆動回路において、オフ電流値を極力低く抑え る必要のあるCMOS回路が用いられる場合、CMOS 回路を形成するNチャネル型TFTは、LDD領域の一 部がゲート絶縁膜を介してゲート電極と重なる構成を有 していることが好ましい。このような例としては、やは り、点順次駆動に用いられるトランスミッションゲート などが挙げられる。

【0118】なお、実際には図8 (B) の状態まで完成 50 導電膜でなる画素電極4016を形成する。透明導電膜

したら、さらに外気に曝されないように、気密性が高 く、脱ガスの少ない保護フィルム(ラミネートフィル ム、紫外線硬化樹脂フィルム等)や透光性のシーリング 材でパッケージング(封入)することが好ましい。その 際、シーリング材の内部を不活性雰囲気にしたり、内部 に吸湿性材料(例えば酸化パリウム)を配置したりする とEL素子の信頼性が向上する。

【0119】また、パッケージング等の処理により気密 性を高めたら、基板上に形成された素子又は回路から引 き回された端子と外部信号端子とを接続するためのコネ クタ (フレキシブルプリントサーキット:FPC)を取 り付けて製品として完成する。このような出荷出来る状 態にまでした状態を本明細書中では電子装置という。

【0120】また、本実施例で示す工程に従えば、アク ティブマトリクス基板の作製に必要なフォトマスクの数 を5枚(島状半導体層パターン、第1配線パターン(ゲ ート配線、島状のソース配線、容量配線)、nチャネル 領域のマスクパターン、コンタクトホールパターン、第 2配線パターン(画素電極、接続電極含む))とすると 20 とができる。その結果、工程を短縮し、製造コストの低 減及び歩留まりの向上に寄与することができる。

【0121】[実施例3]本実施例においては、本発明の 電子装置を作製した例について説明する。

【0122】図9(A)は本発明を用いた電子装置の上 面図であり、図9(A)をX-X 面で切断した断面図 を図9(B)に示す。図9(A)において、4001は 基板、4002は画素部、4003はソース信号線側駆 動回路、4004はゲート信号線側駆動回路であり、そ れぞれの駆動回路は配線4005、4006、4007 【0116】また、CMOS回路のPチャネル型TFT 30 を経てFPC4008に至り、外部機器へと接続され

> 【0123】このとき、画素部においては、好ましくは 駆動回路および画素部を囲むようにしてカバー材400 9、密封材4010、シーリング材(ハウジング材とも いう) 4011 (図9 (B) に図示) が設けられてい

【0124】また、図9(B)は本実施例の電子装置の 断面構造であり、基板4001、下地膜4012の上に 駆動回路用TFT(但し、ここではNチャネル型TFT とPチャネル型TFTを組み合わせたCMOS回路を図 示している) 4013 および画素部用TFT4014 (但し、ことではEL素子への電流を制御するEL駆動 用TFTだけ図示している)が形成されている。これら のTFTは公知の構造(トップゲート構造あるいはボト ムゲート構造)を用いれば良い。

【0125】公知の作製方法を用いて駆動回路用TFT 4013、画素部用TFT4014が完成したら、樹脂 材料でなる層間絶縁膜(平坦化膜)4015の上に画素 部用TFT4014のドレインと電気的に接続する透明 としては、酸化インジウムと酸化スズとの化合物(1丁 Oと呼ばれる) または酸化インジウムと酸化亜鉛との化 合物を用いることができる。そして、画素電極4016 を形成したら、絶縁膜4017を形成し、画素電極40 16上に関口部を形成する。

【0126】次に、EL層4018を形成する。EL層 4018は公知のEL材料(正孔注入層、正孔輸送層、 発光層、電子輸送層または電子注入層)を自由に組み合 わせて積層構造または単層構造とすれば良い。どのよう な構造とするかは公知の技術を用いれば良い。また、E 10 【0132】さらに、EL素子部を囲むようにして、カ し材料には低分子系材料と高分子系(ポリマー系)材料 がある。低分子系材料を用いる場合は蒸着法を用いる が、高分子系材料を用いる場合には、スピンコート法、 印刷法またはインクジェット法等の簡易な方法を用いる ことが可能である。

【0127】本実施例では、シャドウマスクを用いて蒸 着法によりEL層を形成する。シャドウマスクを用いて 画素毎に波長の異なる発光が可能な発光層(赤色発光 層、緑色発光層および青色発光層)を形成することで、 M) とカラーフィルタを組み合わせた方式、白色発光層 とカラーフィルタを組み合わせた方式があるがいずれの 方法を用いても良い。勿論、単色発光の電子装置とする こともできる.

【0128】EL暦4018を形成したら、その上に陰 極4019を形成する。陰極4019とEL層4018 の界面に存在する水分や酸素は極力排除しておくことが 望ましい。従って、真空中でEL層4018と陰極40 19を連続成膜するか、EL層4018を不活性雰囲気 で形成し、大気解放しないで陰極4019を形成すると 30 いった工夫が必要である。本実施例ではマルチチャンバ ー方式(クラスターツール方式)の成膜装置を用いると とで上述のような成膜を可能とする。

【0129】なお、本実施例では陰極4019として、 LiF(フッ化リチウム)膜とAl(アルミニウム)膜 の積層構造を用いる。具体的にはEL層4018上に蒸 着法でl [μm] 厚のLiF(フッ化リチウム)膜を形 成し、その上に300 [nm] 厚のアルミニウム膜を形成 する。勿論、公知の陰極材料であるMgAg電極を用い ても良い。そして陰極4019は4020で示される領 40 ィルムやマイラーフィルムで挟んだ構造のシートを用い 域において配線4007に接続される。配線4007は 陰極4019に所定の電圧を与えるための電源線であ り、導電性ペースト材料4021を介してFPC400 8に接続される。

【0130】4020に示された領域において陰極40 19と配線4007とを電気的に接続するために、層間 絶縁膜4015および絶縁膜4017にコンタクトホー ルを形成する必要がある。これらは層間絶縁膜4015 のエッチング時(画素電極用コンタクトホールの形成

開□部の形成時) に形成しておけば良い。また、絶縁膜 4017をエッチングする際に、層間絶縁膜4015ま で一括でエッチングしても良い。この場合、層間絶縁膜 4015と絶縁膜4017が同じ樹脂材料であれば、コ ンタクトホールの形状を良好なものとすることができ る.

【0131】とのようにして形成されたEL素子の表面 を覆って、パッシベーション膜4022、充填材402 3、カバー材4009が形成される。

バー材4009と基板4001の内側にシーリング材4 011が設けられ、さらにシーリング材4011の外側 には密封材(第2のシーリング材)4010が形成され

【0133】このとき、この充填材4023は、カバー 材4009を接着するための接着剤としても機能する。 充填材4023としては、PVC(ポリビニルクロライ ド)、エポキシ樹脂、シリコン樹脂、PVB(ポリビニ ルブチラル) またはEVA (エチレンビニルアセテー カラー表示が可能となる。その他にも、色変換層(СС 20 ト)を用いることができる。この充填材4023の内部 に乾燥剤を設けておくと、吸湿効果を保持できるので好 ましい。また充填材4023の内部に、酸素を捕捉する 効果を有する酸化防止剤等を配置することで、EL層の 劣化を抑えても良い。

> 【0134】また、充填材4023の中にスペーサーを 含有させてもよい。このとき、スペーサーをBaOなど からなる粒状物質とし、スペーサー自体に吸湿性をもた せてもよい。

> 【0135】スペーサーを設けた場合、バッシベーショ ン膜4022はスペーサー圧を緩和することができる。 また、パッシベーション膜とは別に、スペーサー圧を緩 和する樹脂膜などを設けてもよい。

> 【0136】また、カバー材4009としては、ガラス 板、アルミニウム板、ステンレス板、FRP (Fibergla ss-Reinforced Plastics) 板、PVF(ポリピニルフル オライド) フィルム、マイラーフィルム、ポリエステル フィルムまたはアクリルフィルムを用いることができ る。なお、充填材4023としてPVBやEVAを用い る場合、数十 [μm] のアルミニウムホイルをPVFフ ることが好ましい。

> 【0137】但し、EL素子からの発光方向(光の放射 方向) によっては、カバー材4009が透光性を有する 必要がある。

【0138】また、配線4007はシーリング材401 1および密封材4010と基板4001との隙間を通っ てFPC4008に電気的に接続される。なお、ここで は配線4007について説明したが、他の配線400 5、4006も同様にしてシーリング材4011および 時)や絶 膜4017のエッチング時(EL層形成前の 50 密封材4010の下を通ってFPC4008に電気的に 接続される。

【0139】なお本実施例では、充填材4023を設け てからカパー材4009を接着し、充填材4023の側 面(露呈面)を覆うようにシーリング材4011を取り 付けているが、カバー材4009およびシーリング材4 011を取り付けてから、充填材4023を設けても良 い。この場合、基板4001、カバー材4009および シーリング材4011で形成されている空隙に通じる充 填材の注入口を設ける。そして前記空隙を真空状態(1 入口を浸してから、空隙の外の気圧を空隙の中の気圧よ りも高くして、充填材を空隙の中に充填する。

31

【0140】[実施例4]ととで本発明の電子装置におけ る画素部のさらに詳細な断面構造を図10に示す。

【0141】図10において、基板4501上に設けら れたスイッチング用TFT4502は本実施例では公知 の方法で形成されたPチャネル型TFTを用いる。本実 施例ではダブルゲート構造としているが、構造および作 製プロセスに大きな違いはないので説明は省略する。但 し、ダブルゲート構造とすることで実質的に2つのTF 20 Tが直列された構造となり、オフ電流値を低減すること ができるという利点がある。なお、本実施例ではダブル ゲート構造としているが、シングルゲート構造でも構わ ないし、トリブルゲート構造やそれ以上のゲート本数を 持つマルチゲート構造でも構わない。

【0142】また、EL駆動用TFT4503は公知の 方法で形成されたNチャネル型TFTを用いる。スイッ チング用TFT4502のドレイン配線4504は配線 (図示せず) によってEL駆動用TFT4503のゲー ト電極4506に電気的に接続されている。

【0143】また、本実施例ではEL駆動用TFT45 03をシングルゲート構造で図示しているが、複数のT FTを直列に接続したマルチゲート構造としても良い。 さらに、複数のTFTを並列につなげて実質的にチャネ ル形成領域を複数に分割し、熱の放射を高い効率で行え るようにした構造としても良い。このような構造は熱に よる劣化対策として有効である。

【0144】また、EL駆動用TFT4503のゲート 電極4506を含む配線(図示せず)は、EL駆動用T FT4503のドレイン配線4512と絶縁膜を介して 40 一部で重なり、その領域では保持容量が形成される。と の保持容量はEL駆動用TFT4503のゲート電極4 506にかかる電圧を保持する機能を有する。

【0145】スイッチング用TFT4502およびEL 駆動用TFT4503の上には第1の層間絶縁膜451 4が設けられ、その上に樹脂絶縁膜でなる第2の層間絶 **緑膜4515が形成される。** 

【0146】4517は反射性の高い導電膜でなる画素 電極(EL素子の陰極)であり、EL駆動用TFT45 03のドレイン領域に一部が覆い被さるように形成さ

れ、電気的に接続される。画素電極4517としてはア ルミニウム合金膜、銅合金膜または銀合金膜など低抵抗 な導電膜またはそれらの積層膜を用いることが好まし い。勿論、他の導電膜との積層構造としても良い。

【0147】次に有機樹脂膜4516を画素電極451 7上に形成し、画素電極4517に面する部分をパター ニングした後、EL層4519が形成される。なおここ では図示していないが、R(赤)、G(緑)、B(青) の各色に対応した発光層を作り分けても良い。発光層と 0-1 [Torr] 以下) にし、充填材の入っている水槽に注 10 する有機EL材料としては 元共役ポリマー系材料を用い る。代表的なポリマー系材料としては、ポリバラフェニ レンピニレン (PPV) 系、ポリピニルカルパゾール (PVK) 系、ポリフルオレン系などが挙げられる。

> 【0148】なお、PPV系有機EL材料としては様々 な型のものがあるが、例えば「H. Shenk, H. Becker, O.G elsen, E.Kluge, W.Kreuder and H.Spreitzer: "Polym ersfor Light Emitting Diodes" ,Euro Display, Procee dings,1999,p.33-37」や特開平10-92576号公報 に記載されたような材料を用いれば良い。

【0149】具体的な発光層としては、赤色に発光する 発光層にはシアノボリフェニレンビニレン、緑色に発光 する発光層にはポリフェニレンピニレン、青色に発光す る発光層にはポリフェニレンピニレン若しくはポリアル キルフェニレンを用いれば良い。膜厚は30~150 [nm] (好ましくは40~100 [nm] ) とすれば良

【0150】但し、以上の例は発光層として用いること のできる有機E L材料の一例であって、これに限定する 必要はまったくない。発光層、電荷輸送層または電荷注 30 入層を自由に組み合わせてEL層(発光およびそのため のキャリアの移動を行わせるための層)を形成すれば良 41.

【0151】例えば、本実施例ではポリマー系材料を発 光層として用いる例を示したが、低分子系有機EL材料 を用いても良い。また、電荷輸送層や電荷注入層として 炭化珪素等の無機材料を用いることも可能である。これ 5の有機EL材料や無機材料は公知の材料を用いること ができる。

【0152】陽極4523まで形成された時点でEL素 子4510が完成する。なお、ここでいうEL素子45 10とは、画素電極(陰極)4517と、発光層451 9と、正孔注入層4522および陽極4523で形成さ れた保持容量とを指す。

【0153】ところで、本実施例では、陽極4523の 上にさらにパッシベーション膜4524を設けている。 パッシベーション膜4524としては窒化珪素膜または 窒化酸化珪素膜が好ましい。この目的は、外部とEL素 子とを遮断することであり、有機EL材料の酸化による 劣化を防ぐ意味と、有機EL材料からの脱ガスを抑える 50 意味との両方を併せ持つ。これにより電子装置の信頼性 が高められる。

【0154】以上のように本実施例において説明してき た電子装置は図10のような構造の画業からなる画素部 を有し、オフ電流値の十分に低いスイッチング用TFT と、ホットキャリア注入に強いEL駆動用TFTとを有 する。従って、高い信頼性を有し、且つ、良好な画像表 示が可能な電子装置が得られる。

33

【0155】本実施例において説明した構造を有するE L素子の場合、発光層4519で発生した光は、矢印で 示されるようにTFTが形成された基板の逆方向に向か 10 ル形成領域を複数に分割し、熱の放射を高い効率で行え って放射される。

【0156】[実施例5]本実施例においては、実施例4 の図10に示した画素部において、EL素子4510の 構造を反転させた構造について説明する。説明には図1 1を用いる。なお、図10の構造と異なる点はEL素子 の部分とTFT部分だけであるので、その他の説明は省 略することとする。

【0157】図11において、スイッチング用TFT4 502は公知の方法で形成されたPチャネル型TFTを されたPチャネル型TFTを用いる。

【0158】本実施例では、画素電極 (陽極) 4525 として透明導電膜を用いる。具体的には酸化インジウム と酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸 化インジウムと酸化スズとの化合物でなる導電膜を用い ても良い。

【0159】そして、樹脂膜でなる第3の層間絶縁膜4 526が形成された後、発光層4528が形成される。 その上にはカリウムアセチルアセトネート(acacK と表記される)でなる電子注入層4529、アルミニウ 30 放射される。 ム合金でなる陰極4530が形成される。

【0160】その後、実施例5と同様に、有機EL材料 の酸化を防止するためのパッシベーション膜4532が 形成され、こうしてEL素子4531が形成される。

【0161】本実施例において説明した構造を有するE L素子の場合、発光層4528で発生した光は、矢印で 示されるようにTFTが形成された基板の方に向かって 放射される。

【0162】[実施例6]実施例4、実施例5において示 した電子装置は、駆動回路を構成するTFTに逆スタガ 40 置の全体の回路構成例である。中央に画素部が配置され 型TFTを用いても、容易に作成することが出来る。図 12を参照して説明する。なお、実施例4、実施例5と 共通する部位に関しては、図10、図11と同様の番号

【0163】図12において、基板4501上に設けら れたスイッチング用TFT4502は本実施例では公知 の方法で形成されたPチャネル型TFTを用いる。本実 施例ではシングルゲート構造としているが、ダブルゲー ト構造でも構わないし、トリブルゲート構造やそれ以上 のゲート本数を持つマルチゲート構造でも わない。

【0164】また、EL駆動用TFT4503は公知の 方法で形成されたPチャネル型TFTを用いる。スイッ チング用TFT4502のドレイン配線4533は配線

(図示せず) によってEL駆動用TFT4503のゲー ト電極4534に電気的に接続されている。

【0165】また、本実施例ではEL駆動用TFT45 03をシングルゲート構造で図示しているが、複数のT FTを直列に接続したマルチゲート構造としても良い。 さらに、複数のTFTを並列につなげて実質的にチャネ るようにした構造としても良い。このような構造は熱に よる劣化対策として有効である。

【0166】また、EL駆動用TFT4503のゲート 電極4534を含む配線(図示せず)は、EL駆動用T FT4503のソース配線4535と絶縁膜を介して一 部で重なり、その領域では保持容量が形成される。との 保持容量はEL駆動用TFT4503のゲート電極45 34にかかる電圧を保持する機能を有する。

【0167】スイッチング用TFT4502およびEL 用いる。EL駆動用TFT4503は公知の方法で形成 20 駆動用TFT4503の上には第1の層間絶縁膜453 6が設けられ、その上に樹脂絶縁膜でなる第2の層間絶 **縁膜4537が形成される。** 

> 【0168】その後、実施例5と同様に、画素電極(陽 極) 4538、発光層4539、電子注入層4540、 陰極4541、パッシベーション膜4542が形成さ れ、EL素子4531が形成される。

> 【0169】本実施例において説明した構造を有するE L素子の場合、発光層4539で発生した光は、矢印で 示されるようにTFTが形成された基板の方に向かって

> 【0170】[実施例7]実施例4に示した構造の電子装 置においては、図10で矢印が示すように、発光層45 19の光は、TFTを形成するアクティブマトリクス基 板とは逆の方向に出射する。よって、出射光がTFT等 に遮られることがないため、発光部の面積をより広く取 ることが可能となる。画素部の構造を図10のようにし たい場合には、図18に示すような構成とすれば良い。 本実施例にて説明する。

> 【0171】図18(A)は、本実施例にて示す電子装 ている。画素部の上側には、ソース信号線を制御するた めのソース信号線側駆動回路が配置されている。画素部 の左側には、ゲート信号線を制御するためのゲート信号 線側駆動回路が配置されている。画素部の右側には、リ セット信号線を制御するためのリセット信号線側駆動回 路が配置されている。画素部において、点線枠1800 で囲まれた部分が、1画素分の回路である。拡大図を図 18 (B) に示す。

【0172】実施例1にて示した回路とは、スイッチン 50 グ用TFT1801、EL駆動用TFT1802にNチ (19)

ャネル型を用いている点とEL素子1803の構造であ る。EL素子1803は、実施例4の図10に示した構 造によって形成されるため、1810が陰極、1811 が陽極、1809は隔極配線となる。

35

【0173】図18においては、スイッチング用TFT 1801にはNチャネル型を用いている。以下に、その 理由について説明する。

【0174】ある行の画素において、リセット用TFT 1805が導通状態となっているときには、画素への書 き込み動作は既に終了しているから、スイッチング用T FT1801は非導通状態にある。また、そのとき、他 の行ではスイッチング用TFT1801が導通して、信 号の書き込みを行っている場合もある。仮にEL駆動用 TFT1802のしきい値電圧が負の値にシフトしてい る場合、非表示期間で確実にEL駆動用TFT1802 を非導通状態とするには、リセット用TFT1805が 導通している間は、ゲート信号線1806の電位は、電 流供給線1808の電位よりも、EL駆動用TFT18 02のしきい値分だけ低くしておかなければならない。 このとき、スイッチング用TFT1801にPチャネル 20 型を用いていると、ゲート信号線1806の電位を下げ ることにより、ゲート信号線1806と電流供給線18 08間の電圧の絶対値が、スイッチング用TFT180 1のしきい値電圧の絶対値を上回った場合、スイッチン グ用TFT1801が導通状態となってしまうことにな る。このことから、図18に示した画素においては、ス イッチング用TFT1801にはNチャネル型を用いて

【0175】[実施例8]本発明において、リセット用T FTの動作を制御するリセット信号線側駆動回路は、実 30 る。これにより、EL素子の低消費電力化、長寿命化、 施例1の例では独立した回路を配置する構成をとってい るが、図19(A)に示すように、1つの回路として構 成しても良い。ところで、ゲート信号線側駆動回路は、 画素部の両側に配置するのが駆動する上では望ましい。 よって、図19(B)に示すように、ゲート信号線側駆 動回路とリセット信号線側駆動回路とを1つの回路とし て構成し、さらに両側配置としても良い。

【0176】[実施例9]R(赤)、G(緑)、B(青) 3色のカラー表示を行うための電子装置に関しても、本 発明は容易に適用が可能である。以下に実施する例につ\*40

\*いて説明する。実施例7に示したように、EL駆動用T FTにNチャネル型を用いた構造をとっても良いが、本 実施例においては、例として、実施例1にて示したよう に、EL駆動用TFTにPチャネル型を用いるものとし て述べる。

【0177】E L素子においては、R (赤)、G

(緑)、B(青)の各色で、その輝度特性が異なる。つ まり、発光色の異なるEL素子には、同じ電圧を印加し た場合に、輝度が異なってくる。よって、RGB3色の 輝度を同一にするためには、EL素子に印加する電圧を 各色でとに変える場合がある。これは、各列の電流供給 線の電位を、各色に合わせた電圧にそれぞれ合わせてお く必要がある。

【0178】そこで、本発明の電子装置およびその駆動 方法を、RGBの3色分離型のカラーELディスプレイ 等に適用する場合には、3色の中で最も高い電圧の印加 される電流供給線の電位を基準として、ゲート信号線の 電位を高くしておけば良い。

【0179】ただし、この場合、3色の中で最も低い電 圧の印加される電流供給線と、ゲート信号線との電位差 はより大きくなることになる。つまり、3色の中で最も 低い電圧の印加される電流供給線に接続されているEL 駆動用TFTのゲート電圧がより高くなるため、その部 分では、ややEL駆動用TFTのオフ電流のリークが増 加する場合もあるが、電流供給線の電位差はそれほど大 きくないため、問題とはならない。

【0180】[実施例10]本発明において、三重項励起 子からの燐光を発光に利用できるEL材料を用いること で、外部発光量子効率を飛躍的に向上させることができ および軽量化が可能になる。

【0181】ととで、三重項励起子を利用し、外部発光 量子効率を向上させた報告を示す。

(T.Tsutsui, C.Adachi, S.Saito, Photochemical Proc esses in Organized Molecular Systems, ed.K.Honda, (Elsevier Sci. Pub., Tokyo, 1991) p. 437.)

上記の論文により報告されたEL材料(クマリン色素) の分子式を以下に示す。

[0182]

【化1】

[0183] (M.A.Baldo, D.F.O'Brien, Y.You, A.Sho

re 395 (1998) p.151.)

ustikov, S.Sibley, M.E.Thompson, S.R.Forrest, Natu 50 上記の論文により報告されたEL材料 (Pt錯体) の分

子式を以下に示す。

[0184]

【化2】

37

[0185] (M.A.Baldo, S.Lamansky, P.E.Burrrows, 20 M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (19 99) p.4.)

(T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Wa tanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguch i, Jpn.Appl.Phys., 38 (128) (1999) L1502.) 上記の論文により報告されたEL材料(I r 錯体)の分子式を以下に示す。

[0186]

[{£3]

【0187】以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子からの蛍光発光を用いる場合より3~4倍の高い外部発光量子効率の実現が可能となる。なお、本実施例の構成は、実施例1~実施例9のいずれの構成とも自由に組みあせて実施することが可能である。

【0188】[実施例11]本発明の電子装置およびその 示し、表示部(b) 3335は主として文字情報を表示 駆動方法を応用したELディスプレイは、自発光型であ するが、本発明の電子装置およびその駆動方法はこれらるため液晶ディスプレイに比べて明るい場所での視認性 50 表示部(a) 3334、表示部(b) 3335にて用い

に優れ、しかも視野角が広い。従って、様々な電子機器の表示部として用いることが出来る。例えば、TV放送等を大画面で鑑賞するには対角30インチ以上(典型的には40インチ以上)のELディスプレイの表示部において本発明の電子装置およびその駆動方法を用いると良い。

【0189】なお、ELディスプレイには、パソコン用表示装置、TV放送受信用表示装置、広告表示用表示装置等の全ての情報表示用表示装置が含まれる。また、そ10の他にも様々な電子機器の表示部に本発明の電子装置およびその駆動方法を用いることが出来る。

【0190】その様な本発明の電子機器としては、ビデオカメラ、デジタルカメラ、ゴーグル型表示装置(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、携帯電話、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはデジタルビデオディスク(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、斜め方向から見ることの多い携帯情報端末は視野角の広さが重要視されるため、ELディスプレイを用いることが望ましい。それら電子機器の具体例を図20および図21に示す。

【0191】図20(A)はELディスプレイであり、 筐体3301、支持台3302、表示部3303等を含む。本発明の電子装置およびその駆動方法は表示部33 03にて用いることが出来る。ELディスプレイは自発 30 光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることが出来る。

【0192】図20(B)はビデオカメラであり、本体3311、表示部3312、音声入力部3313、操作スイッチ3314、パッテリー3315、受像部3316等を含む。本発明の電子装置およびその駆動方法は表示部3312にて用いることが出来る。

【0193】図20(C)はヘッドマウントELディスプレイの一部(右片側)であり、本体3321、信号ケーブル3322、頭部固定パンド3323、表示部334024、光学系3325、表示装置3326等を含む。本発明の電子装置およびその駆動方法は表示装置3326にて用いることが出来る。

【0194】図20(D)は記録媒体を備えた画像再生装置(具体的にはDVD再生装置)であり、本体3331、記録媒体(DVD等)3332、操作スイッチ3333、表示部(a)3334、表示部(b)3335等を含む。表示部(a)3334は主として画像情報を表示し、表示部(b)3335は主として文字情報を表示するが、本発明の電子装置およびその駆動方法はこれら表示部(a)3335にて用いる。

ることが出来る。なお、記録媒体を備えた画像再生装置 には家庭用ゲーム機器なども含まれる。

【0195】図20(E)はゴーグル型表示装置(ヘッ ドマウントディスプレイ) であり、本体3341、表示 部3342、アーム部3343を含む。本発明の電子装 置およびその駆動方法は表示部3342にて用いること が出来る。

【0196】図20(F)はパーソナルコンピュータで あり、本体3351、筐体3352、表示部3353、 キーボード3354等を含む。本発明の電子装置および 10 り、異なるアドレス(書き込み)期間の重複を同談する その駆動方法は表示部3353にて用いることが出来

【0197】なお、将来的にEL材料の発光輝度が高く なれば、出力した画像情報を含む光をレンズ等で拡大投 影してフロント型あるいはリア型のプロジェクターに用 いることも可能となる。

【0198】また、上記電子機器はインターネットやC ATV (ケーブルテレビ) などの電子通信回線を通じて 配信された情報を表示することが多くなり、特に動画情 報を表示する機会が増してきている。EL材料の応答速 20 【図面の簡単な説明】 度は非常に高いため、ELディスプレイは動画表示に好 ましい。

【0199】また、ELディスプレイは発光している部 分が電力を消費するため、省消費電力化のためには発光 部分が極力少なくなるように情報を表示することが望ま しい。従って、携帯情報端末、特に携帯電話や音響再生 装置のような文字情報を主とする表示部にELディスプ レイを用いる場合には、非発光部分を背景として文字情 報を発光部分で形成するように駆動することが望まし 63.

【0200】図21(A)は携帯電話であり、本体34 01、音声出力部3402、音声入力部3403、表示 部3404、操作スイッチ3405、アンテナ3406 を含む。本発明の電子装置およびその駆動方法は表示部 3404にて用いることが出来る。なお、表示部340 4は黒色の背景に白色の文字を表示することで携帯電話 の消費電力を抑えることが出来る。

【0201】図21(B)は音響再生装置、具体的には カーオーディオであり、本体3411、表示部341 2、操作スイッチ3413、3414を含む。本発明の 40 電子装置およびその駆動方法は表示部3412にて用い ることが出来る。また、本実施例では車載用オーディオ を示すが、携帯型や家庭用の音響再生装置に用いても良 い。なお、表示部3414は黒色の背景に白色の文字を 表示することで消費電力を抑えられる。これは携帯型の 音響再生装置において特に有効である。

【0202】また、本実施例にて示した携帯型電子機器 においては、消費電力を低減するための方法としては、 外部の明るさを感知するセンサ部を設け、暗い場所で使 用する際には、表示部の輝度を落とすなどの機能を付加 50 【図16】

するなどといった方法が挙げられる。

【0203】以上の様に、本発明の適用範囲は極めて広 く、あらゆる分野の電子機器に用いることが可能であ る。また、本実施例の電子機器は実施例1~実施例10 に示したいずれの構成を適用しても良い。

【発明の効果】本発明の効果について述べる。

【0204】本発明では、通常の時間階調方式では設定 することの出来ないような短いサステイン(点灯)期間 を有する場合においても、非表示期間を設けることによ ことが出来る。よってさらなる多階調化が可能となる。 【0205】さらに、リセット用TFTを導通状態とし て非表示期間を設けるとき、ゲート信号線の電位を調整 しておくことにより、EL駆動用TFTのゲート電圧 (EL駆動用TFTのソース領域に対するゲート電極の 電位)を正の値とすることが出来る。それにより、仮に EL駆動用TF Tのしきい値電圧が正の値にシフトして いる場合においても、リセット信号の入力により、EL 素子に電流が供給されないようにすることが出来る。

【図1】 本発明の電子装置の回路構成を示す図。

【図2】 画素部における、各部の電位の関係を示す 図.

【図3】 実施例1 に記載の、本発明の画素を用いた 回路構成例を示す図。

【図4】 実施例1 に記載の駆動方法に関するタイミ ングチャートを示す図。

【図5】 実施例1に記載の駆動方法における、ゲー ト信号線とリセット信号線のタイミングチャートを示す 30 図。

【図6】 実施例2に記載の、電子装置の作成工程例 を示す図。

【図7】 実施例2に記載の、電子装置の作成工程例 を示す図。

【図8】 実施例2に記載の、電子装置の作成工程例 を示す図。

【図9】 実施例3に記載の、電子装置の上面図およ び断面図。

【図10】 実施例4に記載の、電子装置の画素部の 断面図。

【図11】 実施例5に記載の、電子装置の画素部の 断面図。

【図12】 実施例6に記載の、電子装置の画素部の 断面図。

【図13】 電子装置の回路構成例を示す図。

【図14】 面積階調方式による階調表現を行う電子 装置の画業部の例を示す図。

【図15】 時間階調における、フレーム期間の分割 を説明するタイミングチャートを示す図。

アドレス (き込み) 期間の重複と、非

42

表示期間による解決方法を示す図。

【図17】 特願平11-338786に記載されている画素の様成を示す図。

【図18】 実施例7に記載の、本発明の画素を用いた回路構成例を示す図。

【図19】 実施例8に記載の、本発明の画素を用い\*


\* た回路構成例を示す図。

【図20】 実施例11に記載の、本発明の電子装置の駆動方法を適用した電子機器の例を示す図。


【図21】 実施例11に記載の、本発明の電子装置の駆動方法を適用した電子機器の例を示す図。


【図2】

【図1】




(図10)





【図6】



【図7】


## (人) 第2のドービング発電




## (B) 第3のドーピング処理



## (C) 熱馬性化無理




[図11]




【図8】


## (A) 第1. 第2の階間結構度, 配線, 商業電程学成





# [図12]




# 【図13】














			 		<sub>ディント</sub> (参考)
フロントページ (51)Int.Cl.' G09G		識別記号 641 670 680	FI G09G	3/20	641E 670J 680A 680P 680S 680V
			H 0 5 F	3 33/14	
_	22714				

// H 0 5 B 33/14